《数字集成电路基础》03 集成电路的制作工艺.ppt

SiO2的制备方法 热氧化法 干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化 化学气相淀积法 热分解淀积法 溅射法 进行干氧和湿氧氧化的氧化炉示意图 2、化学汽相淀积(CVD) 化学汽相淀积(Chemical Vapor Deposition)：通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程 CVD技术特点： 具有淀积温度低、不消耗衬底材料、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点 CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等 化学汽相淀积(CVD) 常压化学汽相淀积(APCVD) 低压化学汽相淀积(LPCVD) 等离子增强化学汽相淀积(PECVD) APCVD反应器的结构示意图 LPCVD反应器的结构示意图 平行板型PECVD反应器的结构示意图 化学汽相淀积(CVD) 单晶硅的化学汽相淀积(外延)：一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片 二氧化硅的化学汽相淀积：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源 低温CVD氧化层：低于500℃ 中等温度淀积：500～800℃ 高温淀积：900℃左右 化学汽相淀积(CVD) 多晶硅的化学汽相淀积：利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。 氮化硅的化学汽相淀积：中等温度(780～820℃)的LPCVD或低温(300℃) PECVD方法淀积 3、物理气相淀积(PVD) 蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种 溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上 蒸发原理图 蒸发台 小结：集成电路工艺 图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射 3-2 接触与互连 蒸发或溅射 →芯片表面形成金属膜 →光刻和腐蚀 →连线 集成电路中的互连线一般采用金属（铝、铜），有时也用多晶硅（电阻率较高）。 Al是目前集成电路工艺中最常用的金属互连材料, 但Al连线也存在一些比较严重的问题 电阻率偏高、浅结穿透等 Cu连线工艺有望从根本上解决该问题 目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加 接触孔和通孔 金属2 金属1 金属1 金属2 通孔 接触孔 3-3 芯片封装工艺 （1）封装工序流程 （2）管芯分割工艺 （3）芯片粘贴 （4）引线键合 （5）模压（塑封） （6）封装分类 * 第三章 集成电路制造工艺 集成电路设计与制造的主要流程框架 设计 芯片检测 单晶、外延材料 掩膜版 芯片制造过程 封装 测试 系统需求 芯片制造过程 芯片制造过程 由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层 曝 光 刻 蚀 硅片 测试和封装 用掩膜版 重复 20-30次 AA 图形转换：将设计在掩膜版上的图形转移到半导体单晶片上 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等 制膜：制作各种材料的薄膜 3-1集成电路制造工艺 一、图形转换：光刻 光刻机 光刻三要素：光刻胶、掩膜版和光刻机 光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体 光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变 正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶 负胶：分辨率差，适于加工线宽≥3?m的线条 正胶：曝光后可溶 负胶：曝光后不可溶 光刻过程： 第一步：涂胶 第二步：预烘 第三步：曝光 第四步：显影 第五步：后烘 正性胶 负性胶 几种常见的光刻方法 接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。 接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25?m)，可以大大减小掩膜版的损伤，