集成计数器及寄存器讲述.ppt

1、计数器 计数器是一个用以实现计数功能的时序部件，主要用来累计和记忆输入脉冲的个数，它不仅可以用来对脉冲计数，还常用作数字系统的定时、分频、执行数字运算以及其他一些特定的逻辑功能。 集成计数器74LS90的引脚图 时钟脉冲下降沿触发计数器状态改变， 下次预习内容 实验八 波形产生及单稳态触发器 * 实验六 集成计数器及寄存器 实验六 集成计数器及寄存器 1、熟悉集成计数器逻辑功能和各控制端作用。 2、掌握74LS90实现任意进制计数的方法。 一、实验目的 二、实验仪器 1、数字电路实验箱一台 2、双踪示波器 3、器件 74LS90 十进制计数器 2片74LS00 二输入端四与非门 1片 计数器的分类 按数制分： 二进制计数器 十进制计数器 N 进制(任意进制)计数器 按计数 方式分： 加法计数器 减法计数器 可逆计数 按时钟 控制分： 同步计数器 异步计数器 按开关 元件分： TTL 计数器 CMOS 计数器 二进制时钟信号 五进制时钟信号 清零输入端 置9输入端 计数输出端 74LS90 的全部功能如表11.14 所示。 74LS90功能表 当R01R02=1，S91S92=0时，无论时钟如何，输出全部清0。 当S91S92=1时，无论时钟和清0信号R01、R02如何，输出就置9。这说明清0、置9都是异步操作，而且置9是优先的，所以称R01、R02为异步清0端，S91、S92为异步置9端。 当满足R01R02=0、S91S92=0时电路才能执行计数操作，根据CP1、CP2的各种接法可以实现不同的计数功能。当计数脉冲从CP1输入，CP2不加信号时，QA端输出2分频信号，即实现二进制计数。当CP1不加信号，计数脉冲从CP2输入时，QD、 QC、QB实现五进制计数。 实现十进制计数有两种接法。一种是8421 BCD码接法，先模2计数，后模5计数，由QD、QC、 QB、QA 输出8421 BCD码，最高位QD作进位输出。另一种是5421 BCD码接法，先模5计数，后模2计数，由QA、QD、 QC、QB输出5421 BCD码，最高位QＡ作进位输出，波形对称。 保 持 不 变 1 1 十进制计数 QAQDQCQB输出 5421BCD码 QD ↓ 十进制计数 QDQCQBQA输出 8421BCD码 ↓ QA 五进制计数 QDQCQB输出 1 ↓ 二进制计数 QA 输 出 ↓ 1 0 × × 0 0 × × 0 异步置 9 1 0 0 1 × × 1 1 × 0 0 × 异步清 0 0 0 0 0 × × × 0 0 × 1 1 CP1 CP2 S9(1)、S9(2) R0(1)、R0(2) QD QC QB QA 时 钟 置 9 清 0 功 能 输 出 输 入 注意: R0、R9均为高电平有效 CP为下降沿触发 四、实验内容 1、集成计数器74LS90功能测试。 74LS90 是二一五一十进制异步计数器。具有下述功能： 1）直接置0（R0(1) ?R0(2) =1），直接置9（S9(1) ?S9(2) =1） 2）二进制计数（Cp1输入;Qa输出） 3）五进制计数（CP2输入 ;Qd，Qc，Qb输出） QA 二进制 CP1 QD 五进制 QB QC CP2 8421BCD码连接方式 2-5分频十进制计数器 注意：QD是高位 二进制计数（CP1输入QA输出）的波形如下： 五进制计数（CP2输入QDQCQB输出）的波形如下： 8421BCD码 5421BCD码 2 、十进制计数（两种接法） 四、实验内容 十进制的输出波形如下： 3、任意进制计数器设计方法 六进制计数器 八进制计数器 连接上面的电路，实验所得的波形如下：? ? 45进制计数 器（选作） 4、采用整体反馈清零构成60进制计数器： (1)首先将每片74LS90连接成8421BCD码的10进制计数器； (2)然后将低位片的进位信号QD送给高位片的CPA，从而串接成100进制计数器； (3)在此基础上，采用“整体反馈清零”或“整体反馈置数”方法构成小于100的任意进制计数器。 五、实验报告 整理实验内容和各实验数据。 2.画出实验内容上、2所要求的电路图及波形图。 3.总结计数器使用特点。 * 实验六