2009-2015年计算机组成原理考研选择题题稿.docx

11．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是 。 A．指令操作码的译码结果 B．指令和数据的寻址方式 C．指令周期的不同阶段 D．指令和数据所在的存储单元 11．C。考查指令的执行过程。 通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令取 出；在执行阶段通过访问存储器可以将操作数取出。这样，虽然指令和数据都是以二进制代 码形式存放在存储器中，但 CPU 可以判断在取指阶段访问存储器取出的二进制代码是指令； 在执行阶段访存取出的二进制代码是数据。 12．一个 C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 x、y 和 z，其中 x 和 z 为 int 型，y 为 short 型。当 x=127，y=-9 时，执行赋值语句 z=x+y 后，x、y 和 z 的值 分别是 。 A．x=0000007FH，y=FFF9H，z B．x=0000007FH，y=FFF9H，z=FFFF0076H C．x=0000007FH，y=FFF7H，z=FFFF0076H D．x=0000007FH，y=FFF7H，z 12．D。考查符号位的扩展。 结合题干及选项可知，int 为 32 位，short 为 16 位；又 C 语言的数据在内存中为补码形式，故 x、y 的机器数写为 0000007FH、FFF7H。 执行 z=x+y 时，由于 x 是 int 型，y 为 short 型，故需将 y 的类型强制转换为 int，在机器中通过符号位扩展实现，由于 y 的符号位为 1，故在 y 的前面添加 16 个 1，即可将 y 强制转换为 int 型，其十六进制形式为 FFFFFFF7H。 然后执行加法，即 0000007FH+FFFFFFF7H，其中最高位的进位 1 自然丢弃。故选 D。 13．浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。 设浮点数的阶码和尾数均采用补码表示，且位数分别为 5 位和 7 位（均含 2 位符号位）。若有两个数 X=27×29/32，Y=25×5/8，则用浮点加法计算 X+Y 的最终结果是 。 A．00111 1100010 B．00111 0100010 C．01000 0010001 D．发生溢出 13．D。考查浮点加法运算。 根据题意，X 可记为 00, 111；00, 11101（分号前为阶码，分号后为尾数），Y 可记为 00, 101；00, 10100。 首先对阶，X、Y 阶码相减，即 00, 111-00, 101=00, 111+11, 0111=00, 010，可知 X 的阶码比 Y 的价码大 2，根据小阶向大阶看齐的原则，将 Y 的阶码加 2，尾数右移 2 位，可得 Y 为 00, 111；00, 00101。 尾数相加，即 00, 11101+00, 00101=01, 00010，尾数相加结果符号位为 01，故需进行右 规格化，将尾数右移 1 位，阶码加 1，得 X+Y 为 01, 000；00, 1000，阶码符号位01，说明发生溢出。 14．某计算机的 Cache 共有 16 块，采用 2 路组相联映射方式（即每组 2 块）。每个主存 块大小为 32B，按字节编址。主存 129 号单元所在主存块应装入到的 Cache 组号是 。 A．0 B．1 C．4 D．6 14．C。考查 Cache 与主存的映射方式。 由于 Cache 共有 16 块，采用 2 路组相联，因此共有 8 组，0，1，2，?，7。主存的某一字块按模 8 映射到 Cache 某组的任一字块中，即主存的第 0，8，16?字块可以映射到 Cache 第 0 组 2 个字块的任一字块中，而 129 号单元是位于第 4 块主存块中，因此将映射到 Cache 第 4 组 2 个字块的任一字块中。 15．某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 2K×8 位的 ROM 芯片和 4K×4 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是 。 A．1、15 B．2、15 C．1、30 D．2、30 15．D。考查存储器的扩展。 首先确定 ROM 的个数，ROM 区为 4KB，选用 2K×8 位的 ROM 芯片，需要?2片，采用