VHDL顺序与并行语句指导.ppt

EDA技术与VHDL 第1部分 VHDL语句 一 顺序语句 一顺序语句 一顺序语句 一顺序语句 一顺序语句 一顺序语句 一顺序语句 一顺序语句 一顺序语句 一顺序语句 一顺序语句 一 顺序语句 一顺序语句 一顺序语句 一 顺序语句 一 顺序语句 一顺序语句 一顺序语句 一 顺序语句 一顺序语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二并行语句 二并行语句 二 并行语句 二 并行语句 二 并行语句 二并行语句 二 并行语句 二 并行语句 二 并行语句 二并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 二 并行语句 三 属性描述与定义语句 三属性描述与定义语句 三属性描述与定义语句 三属性描述与定义语句 三属性描述与定义语句 三属性描述与定义语句 2.1 并行信号赋值语句 3. 选择信号赋值语句 WITH 选择表达式 SELECT 赋值目标信号 = 表达式 WHEN 选择值 表达式 WHEN 选择值 ... 表达式 WHEN 选择值； 【例17】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY decoder IS PORT ( a， b， c : IN STD_LOGIC; data1，data2 : IN STD_LOGIC; dataout : OUT STD_LOGIC ); END decoder; ARCHITECTURE concunt OF decoder IS SIGNAL instruction : STD_LOGIC_VECTOR(2 DOWNTO 0) ； BEGIN instruction = c b a ; WITH instruction SELECT dataout = data1 AND data2 WHEN 000 ， data1 OR data2 WHEN 001 ， data1 NAND data2 WHEN 010 ， data1 NOR data2 WHEN 011 ， data1 XOR data2 WHEN 100 ， data1 XNOR data2 WHEN 101 ， Z WHEN OTHERS ; END concunt ; 2.1 并行信号赋值语句 3. 选择信号赋值语句 ... WITH selt SELECT muxout = a WHEN 0|1 , -- 0或1 b WHEN 2 TO 5 , -- 2或3，或4或5 c WHEN 6 , d WHEN 7 , Z WHEN OTHERS ; ... 2.2 实体说明语句 ENTITY 实体名 IS [GENERIC ( 参数名：数据类型 );] [PORT ( 端口表 );] END ENTITY 实体名; 2.3 参数传递说明语句 GENERIC([ 常数名 : 数据类型 [ : 设定值 ] { ;常数名 : 数据类型 [ : 设定值 ] } ) ; 7.2.3 参数传递说明语句 【例18】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY andn IS GENERIC ( n : INTEGER ); --定义类属参量及其数据类型 PORT(a : IN STD_LOGIC_VECTOR(n-1 DOWNTO 0);--用类属参量限制矢量长度 c : OUT STD_LOGIC); END; ARCHITECTURE behav OF andn IS BEGIN PROCESS (a) VARIABLE int : STD_LOGIC; BEGIN