原创力文档- 1、本文档共5页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
全加器及加法器IC的应用
数字逻辑实验报告
实验 二
实验名称： 全加器及加法器IC的应用
专业班级： _
学 号： ___ ___ _
姓 名：
实验时间：
指导老师：
实验二 全加器及加法器IC应用
一、实验目的
1．掌握加、减法运算器的基本原理及其相应组合逻辑电路的实现。
2．掌握集成电路运算器74283的用法。
3．掌握基于74283的BCD加法器的设计。
4. 设计基于74283的余3码产生电路。
5. 设计基于74283的一位BCD码加法器。
二、实验要求
1．在Proteus仿真环境下设计半加器电路，并仿真验证。
2．在Proteus仿真环境下设计全加器真值表设计相应的电路，并仿真验证。
3．设计基于基于74283的8位二进制加、减法运算器，并仿真验证。
4．设计基于74283的余3码产生电路，并仿真验证，用7_SEG_BCD显示运算结果。
5．设计基于74283的一位BCD码加法器，并仿真验证，用7_SEG_BCD显示运算结果。
三．实验内容、实施方案与结果分析
1.半加器
真值表
A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1
2.全加器
真值表
A B C S C1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
3.74283的8位二进制加、减法运算器
(1)说明：当C0=0时，为加法器，当C0=1时，为减法器。
4.74283的余3码产生电路
说明：余3码由8421码加3而得可知，B端应定为0011，C0端定为0。
5. 基于74283的一位BCD码加法器
(1)当第一次和在0~9时，第二次和不变；在10~18时，第二次和=第一次和+0110。
文档评论（0）