單元十四MOSFET特性.doc

單元十四場效電晶體特性與基本放大器 實習14-1：MOSFET輸出特性與阻抗 一. 相關原理 圖14-5 增強型n MOSFET之iD-VDS特性曲線 圖14-6 增強型n MOSFET於飽和時之iD-VGS特性曲線 ( 14-4 ) 考慮通道長度調變效應( Channel-Length Modulation Effect )時，則VDS增加，等效通道長度會縮短 ( 14-5 ) 其中，對圖14-5之影響如圖14-7所示，小訊號等效電路輸出電阻rO ( 14-6 ) 圖14-7 飽合區VDS對iD之效應特性曲線之影響 表14-10 場效電晶體特性之總結 n通道 p通道 增強型 MOSFET 空乏型 MOSFET JFET 增強型 MOSFET 空乏型 MOSFET JFET 電路符號 Vt值 + - - - + + K IDSS/Vp2 IDSS/Vp2 啟動FET VGS＞Vt VGS＜Vt 操作於三極管區 VGD≧Vt或VDS≦VGS-Vt VGD≦Vt或VDS≧VGS-Vt 操作於飽和區 VGD≦Vt或VDS≧VGS-Vt VGD≧Vt或VDS≦VGS-Vt vDS，λ=1/VA 正 負 三極管區電流 iD=K[2(vGS-Vt)vDS-vDS2] 飽和區電流 iD=K(vGS-Vt)2(1+λvDS) rO 二. 實習步驟 工作一：輸出特性曲線 (1) 使用CD4007 MOS陣列中之NMOS( 3、4、5腳 )，按圖14-11接好電路，DCM為數位電流表，VGG與VDD由直流電源供應器提供，RG與RD可避免不慎短路時造成之危險。 (2) 調整電源供應器使得初時之VD=10V且VG=0V，慢慢增加VGG，直到汲極測得可觀察之小電流ID( 約數μA左右 )，此時之VG約為臨界電壓Vt。 (3) 增加VG到較高之整數值電壓Vt’，以電壓表測量VD，將VD電壓減至1V或可測得ID之最小電壓( VDS,min )。因源( S )極接地，此時之VG=VGS，VD=VDS。 (4) 依表14-2增加VD值，並量測對應之ID值，將所得結果填入表14-2中。 (5) VG增加1V，並重覆步驟(4)。 (6) 將表14-2之數據，以VGS為參數、ID與VDS分別為Y與X軸，繪出NMOS之輸出特性曲線於圖14-12。 (7) 利用表14-2之數據計算NMOS之K與Vt值，與步驟(2)所測得之數據相差多少？ (8) 利用圖14-12中之曲線延伸，可測得VA電壓值，並計算每一條曲線之輸出電阻rO。 圖14-11 測量NMOS輸出特性實驗電路 工作二：輸出電阻 (1) 仿照工作一步驟(1)說明，按圖14-11接好電路。 (2) 調整VGG與VDD使得VGS=VDS=5V，量取此時之ID1= 。 (3) VGS固定，增加VDS至10 V，量取此時之ID2= ，則其輸出特性曲線斜率之倒數，亦即輸出電阻為(10V-5V)/(ID2-ID1)= (，此電阻與工作一所求得之值差多少？ (4) 以步驟(3)所得結果估測之NMOS的VA與λ值為多少？ 三. 實習結果 表14-2 輸出特性曲線之ID實驗值 VDS(V) VGS(V) VDS,min 2 3 4 5 6 7 8 9 10 rO Vt’ Vt’+1 Vt’+2 Vt’+3 Vt’+4 Vt’+5 Vt實驗值= ，Vt計算值= ，Vt誤差= ，K= ，VA= 。 圖14-12 NMOS輸出特性曲線 實習14-2：共源極放大器 一. 相關原理 FET有源極、汲級、閘極三個端點，故有共源極( Common Source，CS )、共汲極( CD )、共閘極( CG )三種基本單級放大器，三種基本放大器之輸出入點、特性與其主要用途如表14-3所示。 FET單級放大器中頻帶之分析步驟可概分為： (1) 求出FET放大器電路之直流偏壓點( DC Bias )。 (2) 計算小訊號等效電路所需之參數值( ro，gm…等 )。 (3) 繪出適當之ac小訊號等效電路： (a) 將直流電流源斷路、電壓源短路( 一般狀況下即接地 )。 (b) FET以等效電路取代( π模型或T模型 )。 (c) 電路中之耦合與旁路電容以短路取代( 低頻分析時則不可忽略 )，FET內部電容以開路取代( 高頻分析時則