VHDL硬件描述语言作业.doc

VHDL硬件描述语言作业 一.设计硬件介绍 3—8译码器是最常用的一种小规模集成电路，它有3个二进制输入端a，b，c和8个译码输出端y0—y7。对输入端a，b，c的值进行译码，就可以确定输出端y0—y7的哪一个输出端变为有效（低电平），从而达到译码的目的。3—8译码器的用途非常广泛，如在单片机外扩多个程序存贮器或多个数据存贮器时都会用到3—8译码器选片。 3—8译码器的真值表如下表。3—8译码器还有3个选通输入端g1，g2a和g2b。只有在g1=1，g1b=0，g2b=0时，3—8译码器才能正常译码，否则y0—y7输出将均为高电平。 选通输入 二进制输入 译码输出端 g1 g2a g2b c b a y0 y1 y2 y3 y4 y5 y6 y7 X X 0 1 1 1 1 1 1 1 1 1 X X 0 0 0 0 0 0 0 0 X 1 X 0 0 0 0 0 0 0 0 X X X 0 0 0 0 1 1 1 1 X X X 0 0 1 1 0 0 1 1 X X X 0 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1