微机接口第一章第二章详解.ppt

使用异或门组成的可选式译码电路 使用74LS136做异或门(4异或门) X异或1=X;X异或0=X 3 6 8 11 13 10 4 1 =1 74LS36 12 9 5 2 3 6 8 11 13 10 4 1 =1 74LS36 12 9 5 2 3 6 8 11 10 4 2 1 =1 74LS36 9 5 +5V 5 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 A3… A6 A7… A10 A11 AEN IOW IOR DIP Y0 …. Y7 G2AG2B A B C G1 A0A1A2 74LS138 用异或门组成的可选式译码电路 使用跳线的可选式译码电路 可以使用跳线或跳接开关，对译码器输入地址作反 相或不反相的选择 1 1 1 1 1 1 1 ≥1 Y 74LS32 74LS30 74LS04 A0 A9 A8 A3 AEN 跳接开关可选式译码电路 2.4GAL器件在I/O端口地址译码中的应用 GAL器件的特点 GAL器件的开发工具和开发步骤 GAL器件的特点 GAL器件是可编程逻辑器件PLD(Programmable Logic Device)的一种。 1.GAL器件的特点：较高的功能集成度，可以实现组合逻辑和时序逻辑电路的多种组合；电可擦除；硬件加密；灵活的现场可编程特性；和较快的速度。 2.PLD器件的种类： GAL(Generic Array Logic) 一片GAL的电路规模可达几百门 EPLD/CPLD(Erasable Programmable Logic Device) EPLD规模可达几千门 FPGA(Field Programmable Gate Array) FPGA的规模可高达几--100万门 GAL器件的开发工具和开发步骤： 1.开发工具： （1）硬件工具：编程器（与EPROM编程器类似）；（2）软件工具：专用的编译程序和汇编程序。一般GAL可编译的输入文件格式有：布尔方程、真值表、状态转换图。 以FM(FAST MAP）为例说明GAL器件的开发步骤和方法。FM是通用的汇编型软件，它可对一定格式的GAL编程输入文件（扩展名.PLD）进行汇编，生成列表文件(.LST)、溶丝状态图文件（.PLT）、分布数据代码文件（.JED)，然后利用编程器把分布数据写入到GAL。 2.GAL器件的开发步骤和方法 以GAL16V8为例说明GAL的开发过程。 普通型器件GAL16V8的特点 (1)GAL16V8的1--9引脚固定作输入使用 12--19也可以配置成输入引脚 因此输入最多可为16个。 (2)GAL16V8最多可配置8个输出引脚。 (3)GAL16V8的规模为64×32。 (4)它可被配置成寄存器模式、复合模式和简单模式 GAL开发过程： 在用PLD器件设计逻辑电路时，可避免花费大量时间去推导、化简与转换逻辑函数；也不必费心地去考虑器件内部的逻辑关系。设计人员只要选择满足设计要求的器件就可以了，在设计中使用的软件越高级,设计过程就越简单。 常用的HDL语言(Hardware Description Language)有VHDL、Verilog HDL, ABEL等 一般可按下列步骤进行设计: (1)设计构思。 用真值表、逻辑方程和状态图这三种方法中的任一种, 将所要设计的问题变为设计文件 (2)选择器件型号。 根据设计文件的要求,选择合适的工业器件型号 要考虑到输入、输出的引脚数目,是组合逻辑器件还是时序逻辑器件等。 (3)将设计文件按照所应用的HDL语言的要求,写成源文件，然后上机编译、仿真和测试。 (4)用编程器编程。将生成的编程文件下载到编程器,对器件编程。此处的器件是最终所使用的器件,如GAL16V8、GAL20V8、AT22V10等。 用逻辑方程实现设计， ABEL语言实现的源文件格式如下： GAL16V8 ;器件型号，用大写 BASIC GATES ;标题,说明GAL的应用,用户 ;自定义 XU AIQING MAR.15 1998 BITI ;设计者姓名、日期等信息 BGATES ;电子标签 C D F G M N P Q I GND ;引脚名，可占用多行， J K L R O H E B A Vcc ;一般书写时，输入和输 ; 出分开。 B=/A ;逻辑方程，可占用多行;取反 E=C*D ;与门 H=F+C ;或门 L=/I+/J+/K ;与非门 O=/M*/N ;或非门 R=P*/Q+/P*Q ;异或门 DESCR