时钟与功耗管理、CPU WRAPPER与总线优先权.ppt

时钟与功耗管理、CPU WRAPPER与总线优先权 本章重点: ⑴ 与时钟相关的引脚信号含义； ⑵ 时钟产生、PLL功能、Fpllo频率计算； ⑶ 5种功耗管理模式； ⑷ 时钟发生器与功耗管理特殊功能寄存器含义； ⑸ CPU wrapper组成； ⑹ Cache与非Cache化区域、片内存储器SRAM； ⑺ 写缓冲区、总线主设备优先权； ⑻ CPU wrapper与总线优先权特殊功能寄存器含义。 6.1 时钟与功耗管理概述 在S3C44B0X芯片中含有时钟发生器电路，主要功能有两个。功能一是将芯片外部引脚引入的低频晶振信号或外部时钟信号，经锁相环（Phase Locked Loop，PLL）电路，产生较高频率的信号用于系统。通过对寄存器PLLCON设置不同的参数，PLL电路可产生不同频率的信号。功能二是通过对CLKCON等寄存器设置不同的参数，切离或连接S3C44B0X中不同功能部件的时钟源，达到减少功耗的目的。由于软件可以对寄存器进行多种、灵活的设置，使得S3C44B0X有多种功耗管理配置。对于给定的任务，总有一个适宜的功耗相对应。 S3C44B0X中功耗管理由5种模式组成： 通常（NORMAL）模式； 慢（SLOW）模式； 空闲（IDLE）模式； 停止（STOP）模式； LCD的SL-IDLE模式。 通常模式：用于对S3C44B0X中CPU和芯片内所有外设提供时钟。在这种情况下，当片内全部外设都工作时，功耗最大。当不需要定时器和DMA工作时，用户可以断开它们的时钟，减少功耗。 慢模式：是一种外部时钟不经过PLL电路的模式，慢模式直接使用外部时钟作为主时钟。在这种情况下，功耗仅仅取决于外部时钟的频率。 空闲模式：仅仅断开到CPU核的时钟，提供到所有片内外设的时钟。任何到CPU的中断请求能够从空闲模式中唤醒CPU。 停止模式：冻结到CPU和外设的全部时钟，功耗仅仅取决于S3C44B0X中的漏电流，少于10μA。通过外部到CPU的中断请求，可以从停止模式中唤醒CPU。 SL-IDLE模式：只有LCD控制器工作，在这种情况下，其他到CPU和外设的时钟被停止，功耗比空闲模式少。 6.2 时 钟 产 生 6.2.1 时钟相关引脚信号 图6.1表明了S3C44B0X如何连接外部时钟源。 图6.1 主晶振电路例图 6.2.2 时钟产生 图6.2给出了一个时钟发生器的框图。 6.2.3 PLL PLL输入端使用晶振或外部时钟产生的信号，根据软件设定的PLLCON寄存器中的主分频控制值M[7：0]、预分频控制值P[5：0]和后分频控制值S[1：0]，这些不同的值送到PLL电路后，PLL电路产生的输出信号Fpllo的频率也不相同，可以使用如下公式计算： Fpllo=(m*Fin)/(p*) （式6-1） 式中： m=主分频控制值+8， p=预分频控制值+2， s =后分频控制值。 式6-1有如下限制： ⑴ Fpllo必须大于20MHz，小于66MHz； ⑵ Fpllo*应该小于170MHz； ⑶ s值应该尽可能大； ⑷ (Fin/p) 推荐大于等于1MHz，小于2MHz。 【例6.1】 假定Fin=14.318MHz，主分频控制值MDIV=59，预分频控制值PDIV=6，后分频控制值SDIV=1，计算Fout输出频率，且设定Fout=Fpllo。 Fout=Fpllo=((59+8)*14.318)/((6+2)*) =59.956(MHz) PLL锁定时间指的是使PLL输出稳定所需要的时间，锁定时间大于208μs。 在reset后，或者从停止模式唤醒后，或者从SL-IDLE模式唤醒后，通过内部逻辑将锁定时间自动插入到锁定时间计数器中，锁定时间计算公式如下： PLL锁定时间=(1/Fin)*n （式6-2） 式中n等于锁定时间计数器值。 6.3 功 耗 管 理 6.3.1 5种节电模式 在S3C44B0X中，通过软件可以设置功耗管理模块的功能，控制系统时钟，达到减少功耗的目的。S3C44B0X中有5种节电模式，在下文分别介绍。5种模式之间并不允许自由转换，合法的转换见图6.5。 图6.5 功耗管理状态转换图 ⒈ 通常模式(NORMAL) ⒉ 空闲模式(