QUARTUSII中VHDL文本输入设计方法实验要求.docVIP

实验步骤 1、编辑输入并存盘VHDL设计文件 新建一个文件夹。利用资源管理器新建一个文件夹如：e : \muxfile 。注意文件夹名不能用中文。输入源程序。File(New(“Device Design Files”(“VHDL Files”（。然后在VHDL文本编译窗中键入VHDL程序。3）文件存盘。选择File(Save As(已设立的文件夹e : \muxfile(mux21a.vhd(否存盘文件名应该与实体名一致，即。当出现问句“Do you want to create…”时，若选否，可按以下的方法进入创建工程流程；若选“是”，则直接进入创建工程流程。 创建工程 File(New Preject Wizard(“Next”( 最上一栏右侧的按钮“…”，找到文件夹e : \muxfile(mux21a.vhd(点击“打开(“Next”(“AddAll”(“Next”(“Next”(“Cyclone”(“Yes”(“Next”(“Package”：PQFP；“Pin count”：144；“Speed”：8(EPIC3T144C8(“Next”(“Finish” 图6.6.40 选定目标器件 编译前设置 Assignmemts(“settings”(“Device Pin Options”(General((加入JTAG用户编码(Configuration(General Compressed bitstreams(ActiveSerial(EPCS1(Processing(“StartCompilation” 图6.6.41 选择配置器件的工作方式图6.6.42 选择配置器件和编程方式仿真 打开波形编辑器。File(New(“Other Files”(“Vector Waveform File”(点击OK即出现空白的波形编辑器（图6.6.44）。 （2）设置仿真时间区域。Edit(“End Time”(“Time”(50us(点击OK 存盘波形文件。File(“Save as”将以名为mux21a.vwf（默认名）的波形文件存入文件夹e:\muxfile\中。 （4）输入信号节点。View(“Utility Windows”(“Node Finder” (Filter(Pins : all(“List”用鼠标将端口引脚a、b、s、y都拖到波形编辑窗，点击波形窗左侧的全屏显示钮，使全屏显示，并点击放大缩小钮后，用鼠标在波形编辑区域左键单击或右键单击，使仿真坐标处于适当位置。 编辑输入波形。点击端口信号a，使之变蓝色，再选择菜单Edit(Value(Clock选项，在弹出的Clock窗中设置CLK的周期为3us；所示的Clock窗中的“Duty cycle”是占空比，可选50，即50%占空比；同样方法设置端口信号b的周期为6us，设置s为高电平或低电平，如图6.6.46所示。再文件。 （6）启动仿真器。Processing(“Start Simulation”，直到出现“Simulation was su74essful”，仿真结束。 观察仿真结果。仿真波形文件“Simulation Report”通常会自动弹出（图6.6.47）。注意，QuartusII的仿真波形文件中，波形编辑文件（*.vwf）与波形仿真报告文件（Simulation Report）是分开的，而MaxplusII的编辑与仿真报告波形是合二为一的。如果在启动仿真（Processing(Run Simulation）后，并没有出现仿真完成后的波形图，而是出现文字“Can’t open Simulation Report Window”，但报告仿真成功，则可自己打开仿真波形报告，选择：Processing(Simulation Report。引脚锁定、下载与硬件测试 为了能对选择器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上。在此选择GW48-SOPC系统的电路模式No.5，用键1（K1）控制信号s；a、b分别接clock5和clock0；输出信号y接扬声器spker。根据上面确定的实验模式锁定选择器在目标芯片中的具体引脚。SOPC/DSP适配板的引脚情况，通过查和芯片引脚对照表来确定。 引脚锁定打开mux21a工程（如果刚打开QuartusII，应菜单File(Open Preject项，并点击工程文件mux21a），在菜单Assignments中，选Assignments Editor项，弹出的对话框如图6.6.48所示，先选中右上方的“Pin”，再双击下方最左拦的《New》，将弹出信号名拦，选择信号a，再双击其右侧栏，对应的《New》，选中需要的引脚名（如PIN_125），依此类推，锁定所有其他三个引脚（图6.6.49）。最后点