基于组合解压缩电路的多扫描链测试方法.pdfVIP

计算机研究与发展 ISSN 1000-1239/CN 11-1777/TP Journal of Computer Research and Development 43(6): 1001-1007 , 2006 基于组合解压缩电路的多扫描链测试方法 董嫂1，2 胡瑜1 韩银和l 李晓维1 1( 中罔科学院计算技术研究所先进测试技术实验笼 北京 100080) 2( 中国科学院研究生院 北京 100049) (dong_jie@) A Multiple-Scan-Chain Test Approach ßased on Combinational Decompression Circuits 1 2 1 1 1 Dong Jie . , Hu Yu , Han Yinhe , and Li Xiaowei 1(Advanced Test Technology Laboratory , Institute 0/ Computing Technology , Chinese Academy 0/ Sciences , Beijing 100080) 2(Graduate University 01 Chinese Academy 0/ Sciences , Beijíng 100049) Abstract An on-chip decompressor is an efficient method to reduce test cost in multiple scan chain designs. In this paper , a new technique is investigated to implement the decompressor by utilizing combinational circuits. The proposed architecture drives a large number of internal scan chains with far fewer external input pins , thus delivering significant reductions in test data volume. Based on the analysis of compatible relationships among scan slices , the number of external scan inputs can be minimized. 丁he effectiveness and applicability of the proposed scheme are demonstrated by experimental results. Key words scan design; test data volume; decompressor; combinational circuits; compatibility 摘要提出一种采用组合电路实现解压缩电路的压缩方法，只需少贵的输入管脚，可以驱动大爱的内 部扫描链.该方法利用确定性测试向囊中存在的大量的不确定位(x 位) .采用对测试向量进行切片划 分和兼容赋值的思想，通过分析扫描切片之间的兼容关系来寻找所需的外部扫描输入管脚的最小个数. 实验结果表明，它能有效地降低测试数据量.此外，通过应用所提出的解压缩电路，扫描链的条数不再 受到自动测试仪的限制，因此能充分发挥多扫描链设计降低测试应用时间的优点. 关键诩扫描设计;测试数据堂;解压缩电路;组合电路;兼容 中回法分类号丁P391.76 然存在着…些问题:①扫描测试输入数据最迅速增 m 同 - 长，这些数据的存储和传输都需要花费更多的测试 1 51