基于CPLD的扰码解扰码器设计华南师范大学通信工程梁奔山本文从.doc

基于CPLD的扰码解扰码器设计 华南师范大学 通信工程 梁奔山 本文从光纤传输系统的线路码型出发，介绍了扰码解扰码器的原理，m序列产生原理，着重介绍了基于CPLD的扰码解扰码器设计方案，给出了仿真波形和源程序。 关键字：扰码 解扰码CPLD m序列 在数字通信中，当数据信息连“0”码或者连1码过长将会影响接受端位定时信息的恢复质量，造成抽样判决时刻发生变化，对系统的误码率产生影响，甚至有可能接受全错的信息。采用有冗余的传输编码可以消除数据源一部分信息模式对系统性能的影响，但是要以增加传输符号速率为代价。在实际的应用中，常使用扰码器将数据源变成近似于白噪声的数据序列，以增加定时的同步信息，消除信息模式对系统误码的影响。在系统光发射机的调制之前，需要附加一个扰码器，将原始的二进制码序列加以变换，使其接近于随机序列。相应的，在光接收端的判决之后，附加一个解扰码器，以恢复原始序列。扰码与解码可以由反馈移位寄存器和对应的前馈移位寄存器实现。 扰码器（包括自同步扰码器和外同步扰码器）实际上是一种伪随机序列信号发生器，它产生的信号序列能使“0”和“1”分布均匀，这一特点正是数字光纤通信的传输特性所要求的，因此它可以在数字光纤通信传输线路码型中发挥很好作用。常用的扰码器的实现可采用小m序列进行。扰码器是在发端使用移位寄存器产生m序列，然后将信息序列跟m序列做模二加，其输出即为加扰码的随即序列。解扰码是在接收机端使用相同的扰码序列与收到的被扰信号模二加，将原信息得到恢复。 本文设计的扰码和解扰码器采用FPGA实现。与传统的电路设计方法相比，PLD （Programmable Logic Device, PLD）具有功能强大、开发周期短、投资风险小、产品上市速度快、灵活性高、可反复编程修改、易于升级、保密性能好、开发工具智能化等特点。特别是FPGA（Field Programmable GateArray）以其集成度高，开发灵活，成本适中，可完成极其复杂的时序与组合逻辑电路功能，适应于高速、高密度的高端数字逻辑电路设计的优点，使其成为当今硬件设计的首选方式之一。图1为利用FPGA开发应用程序的流程图： 图1 FPGA开发流程图 使用CPLD可以轻松实现m序列信号发生器，对信息序列进行扰码和解扰码。本文采用Verilog HDL语言，利用ALTERA 公司的 Quartus II 7.1软件工具进行各功能模块的编程和仿真。图2为利用 FPGA实现扰码和解扰码器的框图。 图2 FPGA实现扰码和解扰码器的框图 如图所示，待发送的信息序列与发端产生的m序列进行模二加（扰码），扰码序列通过传输信道传送到接受端，接受端通过同步模块提取位定时信息，驱动本地m序列发生器产生与发端一样的m序列，然后再跟接受到的扰码序列进行模二加，恢复原来信息。 m序列具有类似于随机信号较好的自相关特性线反馈移位寄存器根据反馈系数的取值不同，电路可以产生出各种具有不同特性的数字序列。对于一定的移位寄存器级数，存在一些特殊的Ci取值，使得输出序列的周期达到最长，即为。这样的序列被称为最长线性反馈移位寄存器序列，即m序列m序列 图4 扰码和解扰码器顶层文件 其中NRZ_in为信息输入，yaoma_out为扰码后序列输出，yaoma_in为解码器输入，jishu[3..0]为m序列发生器级数选择（4－15级），NRZ_out为内部产生的用于测试数据用的m序列，out_dat为解码后输出，mmm为扰码m序列输出。仿真图如图5所示。 图5 系统仿真图 将程序下载到EPM3256A CPLD上运行，得到了很好的效果。本设计的扰码解扰码器在CPLD上实现，简单灵活，适用性强并且可以随意定制，具有很大的应用价值。 参考文献 [1] 齐洪喜，陆颖.VHDL电路设计实用教程.北京：清华大学出版社，2004 [2] 王兴亮. 数字通信原理与计数 .西安电子科技大学出版社. 2003 附录 顶层文件源程序： module top( clk_in, //时钟输入，若频率高可调用下面ALWAYS进行分频，修改CNT参数即可 NRZ_out, //系统内部产生的NRZ码输出 NRZ_in, //NRZ码输入 yaoma_out, //编码后扰码输出