8—5在系统可编程模拟器件(ispPAC)原理及其软件平台.ppt

8—5 在系统可编程模拟器件(ispPAC) 原理及其软件平台 8—5—1 在系统可编程模拟电路的结构及原理 Lattice公司发布的模拟可编程器件有三种：ispPAC10、ispPAC20、ispPAC80。下面分别介绍ispPAC10和ispPAC20。 一、ispPAC10的结构和原理 ispPAC10的结构如图8—23(a)所示。其中包括四个独立的PAC块、配置存贮器、模拟布线池、参考电压和自校正单元以及isp接口等。器件用+5V电源供电。ispPAC10为28脚双联直插封装，管脚排列如图8—23(b)所示。 四个基本单元电路称之为PAC块，其简化电路如图8—24所示。每一个PAC块由两个差分输入的仪用放大器和一个双端输出的输出放大器组成。输入阻抗高达109Ω，共模抑制比为69dB，增益调节范围为-10~+10。输出放大器的反馈电容Cf有128种值(1pF~62pF)，反馈电阻Rf可接入或断开。各放大块或放大块之间可通过模拟布线池实现可编程和级联，以构成1~10000倍的放大器或复杂的滤波器电路。 二、ispPAC10基本放大单元(PAC块)的工作原理 ? ispPAC10的PAC块由两个差分输入的仪用放大器和一个输出相加放大器组成，如图8--25所示。该PAC输出级兼有滤波/相加功能，所以称之为Fi/Sum(Filtering/Summation)PAC块。 两个仪用放大器是具有差分输入输出(I/O)的跨导运算放大器(OTA)电路，将输入差模电压转换为输出差分电流，如图8—26所示。图中 ispPAC10PAC块的输出级是一个双端输入双端输出的运算放大器，其中反馈支路中的电容Cf是一个具有128种数值的可编程阵列。而反馈电阻Rf则由另一个OTA(IAF)电路构成(参考8—4—2节)。ispPAC10PAC块的输出级如图8—27所示。 根据基尔霍夫电流定理，有 可见，是一个有耗积分器(一阶低通滤波器)电路。 实际上，有两个跨导输入级，所以总的输出电压Uo应为 式中：OTAIA1的跨导gm1=K1gm=K1·2μA/V；OTAIA2的跨导gm2=K2 · gm= K2 ·2μA/V；K1、K2均为可编程，其范围为±1~±10，步进为1。电路中等效电阻Rf的跨导放大器OTAIAF的跨导gm3是一个固定值，且gm3=2μA/V。所以，PAC块的单边低频增益 三、ispPAC20的结构及原理 ispPAC20的结构如图8—28(a)所示。它由两个基本单元PAC块、两个比较器、一个八位D/A转换器、配置存贮器、参考电压、自动校正单元、模拟布线池及isp接口所组成。该器件为44脚封装，如图8—28(b)所示 ispPAC20的内部电原理图如图8—29所示。现在将ispPAC20与ispPAC10的不同点加以说明。 1.输入控制 如图8—29所示，当外部引脚MSEL=0时，输入IN1被接至IA1的a端；反之，MSEL=1时，输入IN1被接至IA1的b端。 2. 极性控制 在ispPAC20中，前置互导放大器IA1、IA2、IA3的增益为-10~-1；而IA4的增益极性可控，当外部引脚PC=1时，增益调整范围为-10~-1，而当PC=0时，增益调整范围变为+10~+1。 3.比较器CP1和CP2 在ispPAC20中，有两个可编程双差分比较器CP1和CP2。该电压比较器和普通的电压比较器没有太大的差别，只是它们的输入是可编程的。即可来自于外部输入，也可以是基本单元电路PAC块的输出，也可以是固定的参考电压1.5V或3V，还可以来自DAC的输出等等。当输入的比较信号变化缓慢或混有较大噪声和干扰时，也可以施加正反馈而改接成迟滞比较器。 比较器CP1和CP2可直接输出，也可以经异或门(XOR)输出。 4.八位D/A转换器 这是一个八位、电压输出的DAC。接口方式可自由选择：八位并行方式；串行JTAG寻址方式；串行SPI寻址方式等。DAC输出是差分的，可以与器件内部的比较器相连或和仪用放大器输入端连接，也可以直接输出。 8—5—2 PAC—Designer软件及开发实