第13章 門电路和组合逻辑电路.pptVIP

第13章 门电路和组合逻辑电路 学习要点 逻辑门电路的逻辑符号及逻辑功能 组合电路的分析方法和设计方法 典型组合逻辑电路的功能 第13章 门电路和组合逻辑电路 13.1 逻辑门电路 13.2 组合逻辑电路的分析与设计 13.3 组合逻辑电路部件 13.1 逻辑门电路 　　获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。 　　逻辑0和1： 电子电路中用高、低电平来表示。 　　逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。 　　基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。 13.1.1 基本逻辑关系及其门电路 1、与逻辑和与门电路 当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。 实现与逻辑关系的电路称为与门。 F=AB 与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。 F=AB 逻辑与（逻辑乘）的运算规则为： 与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。 2、或逻辑和或门电路 在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。 实现或逻辑关系的电路称为或门。 F=A+B 或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。 F=A+B 逻辑或（逻辑加）的运算规则为： 或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。 3、非逻辑和非门电路 决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。 实现非逻辑关系的电路称为非门，也称反相器。 输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。 逻辑非（逻辑反）的运算规则为： 4、复合门电路 将与门、或门、非门组合起来，可以构成多种复合门电路。 由与门和非门构成与非门。 （1）与非门 与非门的逻辑功能可概括为：输入有0，输出为1；输入全1，输出为0。 由或门和非门构成或非门。 （2）或非门 或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。 13.1.2 集成门电路 1、TTL与非门 ①输入信号不全为1：如uA=0.3V， uB=3.6V 1V 则uB1=0.3+0.7=1V，V2、V5截止，V3、V4导通 忽略iB3，输出端的电位为： 输出F为高电平1。 uF≈5―0.7―0.7＝3.6V ②输入信号全为1：如uA=uB=3.6V 2.1V 则uB1=2.1V，V2、V5导通，V3、V4截止 输出端的电位为： uF=UCES＝0.3V 输出F为低电平0。 功能表 真值表 逻辑表达式： 输入有0，输出为1；输入全1，输出为0。 内含4个两输入端的与非门， 电源线及地线公用。 内含两个4输入端的与非门， 电源线及地线公用。 2、CMOS门电路 （1）uA＝0V时，VN截止，VP导通。输出电压uF＝VDD＝10V。 （2）uA＝10V时，VN导通，VP截止。输出电压uF＝0V。 CMOS非门 CMOS与非门 ①A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。 ②只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输出F才会为低电平0。 CMOS或非门 ①只要输入A、B当中有一个或全为高电平1，VP1、VP2中有一个或全部截止，VN1、VN2中有一个或全部导通，输出F为低电平0。 ②只有当A、B全为低电平0时，VP1和VP2才会都导通，VN1和VN2才会都截止，输出F才会为高电平1。 组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。 13.2 组合逻辑电路的分析与设计 13.2.1 组合逻辑电路的分析 逻辑图 逻辑表达式 1 1 最简与或表达式 化简 2 2 从输入到输出逐级写出 最简与或表达式 3 真值表 3 4 电路的逻辑功能 当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 逻辑图 逻辑表达式 例： 最简与或表达式 真值表 用与非门实现 　　电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。 电路的逻辑功能 13.2.2 组合逻辑电路的设计 真值表