8.3用中规模集成电路实现组合逻辑电路汇编.pptVIP

《数字电子技术基础》第五版 用加法器设计组合电路 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加 8.3 用中规模集成电路组合逻辑电路 74LS283 输 入 输 出 D C B A Y3 Y2 Y1 Y0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 例：将BCD的8421码转换为余3码 例：用全加器构成减法器 减法运算可以通过与补码相加来实现 例：用全加器实现两个二位二进制数相乘 全减器如何实现？ 被加数A 加数B 和S 用比较器设计组合电路 Y（AB)、Y（A=B)和Y（AB)为比较结果输出端； A3～A0及B3~B0为两个相比较的4位数码输入端； I（AB)、I（A＝B)和I（AB)为扩展端。 A 0 A 1 A 2 7 4 L S 8 5 B 0 B 1 B 2 B 3 A 3 I ( A B ) I ( A = B ) I ( A B ) Y ( A B ) Y ( A = B ) Y ( A B ) 当比较两个4位数时，应使I（AB)=I(AB)=0，I(A=B)=1。 用比较器构成用8421BCD码表示的一位十进制数四舍五入判别电路。 解: A3～A0：8421BCD码 B3～B0：0100（十进制数4） A ＞ B输出端用于判别 用译码器设计组合逻辑电路 b. 当S1＝1，S?2＋ S?3＝0时，译码器处于工作状态，输出端的逻辑式为 由上面分析可知，输出端的逻辑式是以输入的三个变量最小项取反的形式，故这种译码器也叫最小项译码器。 1. 基本原理 由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的门电路和译码器实现逻辑函数。 2. 步骤 a、首先将被实现的函数转换成以最小项形式表示，并将被实现函数的变量接到译码器的地址输入端。 b、当译码器输出为高电平有效时，选用或门；当译码器输出为低电平有效时，选用与非门。 c、将译码器输出与逻辑函数所具有的最小项相对应的所有输出端连接到一个或门（与非门）的输入端，则或门（与非门）的输出就是被实现的逻辑函数。 利用74HC138设计一个多输出的组合逻辑电路 由3线－8线译码器74HC138所组成的电路如图所示，试分析该电路的逻辑功能。 解：各输出端的逻辑式为 真值表为 由真值表可以看出X＝X2X1X0作为输入3为二进制数，Z＝Z2Z1Z0作为输出的3位二进制数，当X2，时Z＝1;当X5时，Z＝0;当2≤X≤5时，Z＝X＋2. 试利用3线－8线译码器74HC138及与非门实现全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位。 解： a.由题意得出输出、输入真值表 b. 将输出端逻辑式写成最小项之和的形式，并利用反演定律化成与非－与非式。 用选择器设计组合逻辑电路 八中选一数据选择器CT74LS151 八选一需 三位地址码 1. 基本原理 若将A1、A0作为两个输入变量，D0～D3为第三个变量的适当状态（包括原变量、反变量、0和1），则可由4选1数据选择器实现3变量以下的组合逻辑函数。 若将A2、 A1、A0作为三个输入变量，D0～D7为第四个变量的适当状态（包括原变量、反变量、0和1），则可由8选1数据选择器实现4变量以下的组合逻辑函数。 例：试用八选一数据选择器产生三变量函数 例：试用八选一数据选择器产生四变量函数 例：输血时输血者和受血者血型必须符合以下关系，设计一个逻辑电路用于判断输血者和受血者血型是否符合规定 A B AB O A B AB O 00 01 10 11 00 01 10 11 AB CD F A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1