ARM体系结构与编程(第2版)第5章汇编.ppt

5.5.1 快速上下文切换技术原理 快速上下文切换技术(FCSE)的引入避免了这种开销。它位于CPU和MMU之间，如果两个进程使用了同样的虚拟地址空间，则对CPU而言，两个进程使用了同样的虚拟地址空间；快速上下文切换机构对各进程的虚拟地址进行变换，这样，系统中除了CPU之外的部分看到的是经过快速上下文切换机制变换的虚拟地址。快速上下文切换机制将各进程的虚拟空间变换成不同的虚拟空间。这样，在进行进程间切换时，就不需要进行虚拟地址到物理地址的重映射了。 快速上下文切换机构将CPU发出的每个虚拟地址按照上述的规则进行变换，然后发送到系统中的其他部分。变换过程如图5.12所示。 * 5.5.2 快速上下文切换技术编程接口 CP15中的寄存器C13用于快速上下文切换。其编码格式如下所示。 31 25 24 0 访问寄存器C13的指令格式如下所示： MCR p15, 0, Rd, c13, c0, 0 MRC p15, 0, Rd, c13, c0, 0 当PID的值为0时，MVA=VA，相当于禁止了FCSE。系统复位后PID即为0。 当PID的值不为0时，相当于使能了FCSE。 * PID 0 5.6 与存储系统相关的程序设计指南 本节主要介绍与ARM存储系统相