9为数显定时器技术总结.docVIP

 PAGE \* MERGEFORMAT 14 目录 实验目的.? 实验任务和要求.? 设计方案的选择.? 实验原理. 5. 电路主要元器件介绍. 6. 电路焊接及调试. 7. 故障分析.? 8. 仪器仪表清单.? 9. 心得体会.?? 10. 致谢.? 11. 参考文献.? 一、?实验目的：? 本课程为电子、通信类专业的独立实践课，该课程设计建立在电路基础低频与高频电子线路等课程的基础上，主要让学生加深对高频电子线路理论知识的掌握，使学生能把所学的只是系统地、高效地贯穿到实践中来，避免理论与实践的脱离，同时提高学生的动手能力，并在实践中不断完善理论基础，有助于培养学生综合能力。 二、?实验任务和要求：? 2.1任务：根据数电模电知识，设计一个具有较高精度的9为数显定时器。? 2.2要求：? 1.?具有数码管显示9秒的定时功能；? 2.?定时器为9秒递减定时；? 3.?数显定时器的记数???率可调； 三、?设计方案的选择：? 3.1方案一：它是由555电路组成的多谐振荡器构成实际脉 冲发生器，一只可预置数二进制同步可逆计数器74LS193组成的脉冲计数 器，译码和显示驱动器4511组成，它将输出的BCD码译码后通过数码器显示出来。? 3.2方案二：同方案一一样，不过改变了多谐振荡器电路， 使之更加简明容易操. ? 3.3方案三：在方案二的基础上，不改变多谐振荡器，可逆计数器改为74LS192，七段显示译码器改为输出低电平有效的74LS47，因此数码管也改为共阳极的。  经过选择优化后，决定使用方案二的电路组为最终电路，原因是方案二在以后的焊接及功能方面更容易操作，并且元器件容易领取。方案三虽好，可是共阳极数码管不如共阴极数码管常见。 四、?实验原理：? 4.1电路工作原理图：? 时钟脉冲发生器?———???脉冲计数器?———???译码驱动 器??———数码显示器? 4.2各模块电路的设计及其原理图：? 4.2.1时钟脉冲发生器的设计： 它是由555电路组成的多谐振荡，其振荡周期T=0.7(R1+R2)*C2，电路中R1=R0+R滑上，R2=R滑下．当电源接通后电容Ｃ2被充电，当VC上升到２／３VCC时，使V0为低电平，同时放电三极管Ｔ导通，此时电容Ｃ2通过R滑下和Ｔ放电，VC下降，当VC下降到１／３VCC时，V0翻转为高电平。电容器放电时间为：tpl=R2*C2*ln2=0.7R2*C2。当放电结束时Ｔ截止，VCC将通过R1,R2向电容Ｃ充电，VC由１／３VCC上升到２／３VCC所需的时间为tph=(R1+R2)*C2*ln2=(R1+R2)*C2*0.7，当vc上升到?２／３VCC时，电路又翻转为低电平。如此周而复始，在电路的输出端就得到一个周期性矩形波：f=1/(tpl+tph)= 1.43/[(R1+R2)C2],此电路振荡周期可以由电位器来调节。 4.2.2 脉冲计数器的设计： 脉冲计数器是由一直预置二进制数同步可逆计数器７４ＬＳ１９３组成，它能对时钟脉冲进行加减记数，并在Q0-Q3输出四位二进制数。此电路中７４ＬＳ１9３接成减计数器，通过将D0，D3接高电平，D1，D2接低电平，得到二进制数１００１，可将计数器预置位９.同时时钟脉冲发生器工作，输出时钟脉冲，由５５５三号引脚输出的时钟脉冲输入到７４ＬＳ１９３的减记数端四号引脚。因此随着时钟脉冲的输入，计数器作减记数。计数器由９递减至０，然后由Q0-Q3输入４５１１译码驱动器。 4.2.3译码驱动器的设计： 在BI=LT=0的条件下，当ＬＥ＝０时锁存器不工作，译码器的输出随输入码的变化而变化再经数码显示器显示读数。当ＬＥ由０到１，输入码被所存，输出Ｒ取决于所存器的内容，不在随输入变化而变化。 4.3总电路设计： 如图所示，把所有的单元电路按照逻辑关联方式联系在一起，电路便可以从９开始倒计时。 五、?电路主要元器件介绍： ５.１?５５５定时器：? ? 555?定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路? ??它的各个引脚功能如下：???? 1脚：外接电源负端VSS或接地，一般情况下接地。???? 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5?~?16V，CMOS型时基电路VCC的范围为3?~?18V。一般用5V。???? 3脚：输出端Vo???? 2脚：低触发端???? 6脚：TH高触发端???? 4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。???? 5脚：VC