数字电子技术基础（第五版）第四章 组合逻辑电路.pptVIP

第四章 组合逻辑电路;重点：组合电路（SSI和常用MSI）的分析和设计。 1、组合逻辑电路的特点，一般的分析和设计方法 2、熟悉常见的MSI逻辑功能、应用：功能扩展；用译码 器、数据选择器设计组合电路。 3、定性了解竞争-冒险现象，产生的机理和一般的处理方法;本章主要内容;4.1 概述 ;2. 逻辑功能的描述;其输出输入的逻辑关系可表述为;4.2.1 组合逻辑电路的分析方法;例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。;b.化简：;c.由上述最简逻辑式可得输出输入的真值表如表4.2.1所示;例4.2.2 分析图4.2.2所示电路的逻辑功能;练习：如图4.2.3所示电路，分析其逻辑功能。;4.2.2 组合逻辑电路的设计方法;二 、写出逻辑函数式;组合逻辑电路的设计过程也可用图4.2.4的框图来表示;例3.2.3设两个一位二进制数A和B，试设计判别器，若AB,则输出Y为1，否则输出Y为0.;例3.2.4 设 x 和y 是两个两位的二进制数，其中x＝x1 x2，y＝y1 y2，试设计一判别器，当x y 时，输出为1； 否则为0，试用与非门实现这个逻辑要求;则化简后的逻辑函数为;练习;4.3 若干常用的组合逻辑电路;4.3 若干常用的组合逻辑电路;I0~I7为信号输入端，高电平有效；Y2Y1Y0为三位二进制代码输出端，由于输入端为8个，输出端为3个，故也叫做8线－3线编码器;其输出输入的真值表为;其逻辑电路如图4.3.2所示;二 、优先编码器; 由P170图4.3.3可知，如果不考虑输出扩展端，8线-3线优先编码器（设I7优先权最高，…，I0优先权最低）其输出端的逻辑式为; 由P170图4.3.3可知，不考虑扩展端，8线-3线优先编码器（设I7优先权最高，…，I0优先权最低）其真值表如表所示; 为了扩展电路的功能和使用的灵活性，在8线－3线优先编码器74HC148中附加了选通输出端Y ?S和扩展端Y ?EX，且由P170图4.3.3可知;74HC148的真值表如下表;说明：;4.3.1 编码器;例3.3.1试用两片74HC148接成16线－4线优先编码器，将A?0～ A?1516个低电平输入信号编为0000～1111 16个4位二进制代码，其中A?15的优先权最高， A?0的优先权最低;例3.3.1真值表;例3.3.1 148功能表;b.根据优先权的要求，若第一片的优先级比第二片高，则第一片的输入为A?15～ A?8，第二片的输入为A?7～ A?0。;c. 由于74HC148输出端只有3个，要想根据要求输出为4线，必须借用第一片的扩展端Y?EX。由于有输入时，Y?EX＝0，无输入时Y?EX＝1，故加反相器可作输出四位二进制数码的最高位。;其逻辑接线图如图4.3.4所示。;三、 二－十进制优先编码器74LS147;其功能表为;4.3.2 译码器;其真值表如表; 上述最小项3线－8线译码器由二极管与门阵列构成的电路如图4.3.7所示;则当A2A1A0=010时，则只有Y2＝1;2.中规模集成译码器74HC138;图4.3.9为74HC138的逻辑符号;4.3.2 译码器;注：;b. 当S1＝1，S?2＋ S?3＝0时，译码器处于工作状态;1; 由上面分析可知，输出端的逻辑式是以输入的三个变量最小项取反的形式，故这种译码器也叫最小项译码器。;例3.3.2 试用两片3线－8线译码器74HC138组成4线－16线译码器，将输出的4位二进制代码D3 D2 D1 D0译成16个独立的低电平信号Z?0～ Z?15;;例3.3.2 试用两片3线－8线译码器74HC138组成4线－16线译码器，将输出的4位二进制代码D3 D2 D1 D0译成16个独立的低电平信号Z?0～ Z?15;实现的电路如图4.3.10所示; 二－十进制译码器就是将10个BCD代码译成10个高低电平的输出信号，BCD码以外的伪码（1010～1111），输出均无低电平信号产生。;4.3.2 译码器;解：先将要输出的逻辑函数化成最小项之和的形式，即;由于74HC138的输出为;例4.3.2 试利用3线－8线译码器74HC138及与非门实现全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位。;c.由74HC138的输出可知;例4.3.3 由3线－8线译码器74HC138所组成的电路如图4.3.14所示，试分析该电路的逻辑功能。;输出输入的真值表为;四 、显示译码器;注：(1) 半导体数码管每段都是一个发光二极管（LED），材料不同，LED发出光线的波长不同，其发光的颜色也不一样。;(3) 半导体数码管的优点是工作电压低，体积小、寿命长、可