FPGA的開发流程ppt.pptVIP

* VLSI系统设计 * § Xilinx FPGA开发流程（示例） 生成.bit文件 生成.bit文件是FPGA开发最关键的一步，只有将.bit文件下载到FPGA中，才 能进行调试并最终实现相应的功能 双击过程管理区的Generate Programming File，ISE自动生成相应的.bit文件 * VLSI系统设计 * FPGA程序（bit文件）烧写： 将开发板和PC通过USB连接线相连 启动Adept System 打开Nexys3TM开发板电源开关 Adept 自动识别Nexys3TM 单击“Browse”，选择需要烧写的 bit文件 单击Program进行程序烧写 开发板上的“Done”LED亮表示烧 写成功 § Xilinx FPGA开发流程（示例） 器件烧写/配置— —Adept（一） * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —Adept（二） * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（一） 添加Digilent Plugin，使得iMPACT能够识别usb-jtag连接 从FTP中的“开发板和Adept工具相关”中下载压缩文件“libCseDigilent_2.5.2-x86-x64-Windows.zip” 解压缩文件“libCseDigilent_2.5.2-x86-x64-Windows.zip” 将ISE13x/plugin/nt64/plugins/路径下的Digilent文件夹copy 到ISE安装路径\13.1\ISE_DS\ISE\lib\nt\plugins文件夹下 注：64-bit系统，将nt换位nt64 启动iMAPCT * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（二） 双击“Boundary Scan”选项 * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（三） 选择“Cable Plug-in” 输入“digilent_plugin” * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（四） 空白区域右键，选择“Initialize Chain” * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（四） usb-jtag识别成功，FPGA芯片被识别 * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（五） 在芯片处右键，选择“Assign New Configuration File”选项 * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（六） 选择需要烧写/配置的.bit文件 * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（七） 选择“No”，不配置Flash，直接配置FPGA * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（八） 在芯片处右键，选择“Program”选项 * VLSI系统设计 * § Xilinx FPGA开发流程（示例） 器件烧写/配置— —iMPACT（九） 烧写/配置成功 逻辑设计基础 逻辑设计基础 * 逻辑设计基础 * Design of Xilinx FPGA and Nexys3TM Board 魏继增 天津大学计算机学院 计算机工程系 Xilinx FPGA及Nexys3TM开发板概述 基于Xilinx FPGA/Nexys3TM数字逻辑开发 基于Xilinx FPGA/Nexys3TM嵌入式系统开发 * VLSI系统设计 * §目录 §基于Xilinx FPGA/Nexys3TM数字逻辑开发 Xilinx FPGA数字逻辑开发流程 GPIO设计 基于BRAM的片内ROM/RAM/FIFO设计 时钟管理模块（ DCM ）的使用 VGA接口设计 SDRAM接口设计 外部通讯接口（UART）设计 综合设计（RGB转灰度） * 逻辑设计基础 * * VLSI系统设计 * §FPGA总体开发流程 需求分析和模块划分 明确需求和功能定义，进行可行性分析。 FPGA选型（哪个厂家、哪个系列、多少逻辑资源、多少I/O接口、多少PLL、多少内嵌存储器、多少内嵌模块等）。 设计输入到综合优化 原理图输入、代码输入、搭建SOPC或者