JTAG測试介绍.pptVIP

JTAG测试;JTAG测试的两大优点：;边界扫描;JTAG测试原理;每个I/ O 管脚都有一个BSC ,每个BSC 有两个数据通道:一个是测试数据通道,测试数据输入TDI ( test data input ) 、测试数据输出TDO (test data output) ;另一个是正常数据通道,正常数据输入NDI ( normal data input ) 、正常数据出NDO　(normal data output) 。如图1 所示。 ; 　在正常工作状态,输入和输出数据可以自由通过每个BSC ,正常工作数据从NDI 进,从NDO 出。在测试状态,可以选择数据流动的通道:对于输入的IC管脚,可以选择从NDI 或从TDI 输入数据;对于输出的IC 管脚,可以选择从BSC 输出数据至NDO ,也可以选择从BSC输出数据至TDO。 ;另外，芯片输入输出管脚上的边界扫描寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就可以方便的观察和控制处在调试状态下的芯片。 ;　　图2 所示是边界扫描测试应用的示意图。为了测试两个J TAG 设备的连接,首先将J TAG 设备1某个输出测试脚的BSC 置为高或低电平,输出至NDO ,然后,让J TAG设备2 的输入测试脚来捕获（capture)从管脚输入的NDI 值,再通过测试数据通道将捕获到的数据输出至TDO ,对比测试结果,即可快速准确的判断这两脚是否连接可靠;　JTAG电路结构;JTAG电路结构; (2) 指令寄存器： 　　若执行数据寄存器边界扫描测试,则指令寄存器负责提供地址和控制信号去选择某个特定的数据寄存器;也可以通过指令寄存器执行边界扫描测试,这时,TAP 输出的SEL ECT 信号选择指令寄存器的输出去驱动TDO。 (3) 数据寄存器：边界扫描链属于数据寄存器中很重要一种。规定,必须具有的两个数据寄存器是边界扫描寄存器(boundary scan register) 、旁通(bypass) 寄存器。其它的寄存器是任选的。由指令寄存器选择某个特定的数据寄存器作为边界扫描测试寄存器,当一个扫描路径选定后,其它的路径处于高阻态。 　　边界扫描寄存器是由围绕IC 管脚的一系列的BSC 组成的,正是由它来实现测试管脚信号的输入、输出; 　　旁通寄存器只由一个扫描寄存器位组成,当选择了旁通寄存器, TDI 和TDO 之间只有一位寄存器,实际上没有执行边界扫描测试。 　 旁通寄存器的作用是为了缩短扫描路径而对不需要进行测试的IC 进行旁通。;JTAG　电路结构图;　;TAP 控制器的状态机; 图4 所示,TAP 控制器的状态机只有6 个稳定状态:测试逻辑复位( test-logic-reset ) 、测试/ 等待(run-test/idle) 、数据寄存器移位( shift-DR) 、数据寄存器移位暂停(pause-DR) 、指令寄存器移位( shift-IR) 、指令寄存器移位暂停(pause-IR) 。其它状态都不是稳态,而只是暂态. 在上电或IC 的正常运行时,必须使TMS 在最少持续5个TCK 保持为高电平,则TAP 进入测试逻辑复位态。这时,TAP 发出复位信号使所有的测试逻辑不影响元件的正常运行。若需要进行边界扫描测试,可以在TMS 与TCK 的配合控制下,退出复位,进入边界扫描测试需要的各个状态。 ;　对于我们需要进行IC 元件测试的设计人员来说,只要根据TAP 控制器的状态机,设计特定的控制逻辑,就可以进行IC 元件的边界扫描测试或利用J TAG接口使IC 元件处于某个特定的功能模式。 假设在我们设计的一个系统中,需要利用J TAG 控制使其进入一种高阻模式(HIGHZ 模式,这是IEEE 1149. 1 推荐的任选模式之一) ,在这种模式下,芯片的所有输出管脚都处于无效态即高阻态。要使此IC 进入HIGHZ , 定义将位码00101 写入指令寄存器,这时,边界测试数据寄存器选择的是旁通寄存器。 ;(1) TRST = 1 。 （使其进入测试模式） (2) 进入SHIFT - IR 状态: 在连续 5 个TCK(上升沿) ,使TMS = 01100 ,则 进入SHIFT- IR 状态。 (3) 将指令码写入指令寄存器:在 SHIFT - IR状态,通过TDI 将00101 写 入指令寄存器,需要5个时钟周期。 (4) 进入EXIT1 - IR 状态:在 SHIFT- IR状态的第5 个TCK 的 上升沿(最后一个指令码) , 使TMS = 1 ,则进入EXIT1 – IR 状态。