第三章存储系统综述.ppt

;第三章 ;3.1 存储系统概述;存储器的分类;存储器的分类;存储器的分类;存储系统的层次结构;存储系统的层次结构;存储系统的层次结构;存储系统的层次结构;3.2 主存储器;3.2.1 主存储器概述;3.2.1 主存储器概述;3.2.1 主存储器概述;3.2.2 半导体存储器存储原理;3.2.2 半导体存储器存储原理;3.2.2 半导体存储器存储原理;3.2.2 半导体存储器存储原理;3.2.2 半导体存储器存储原理;⒊ 读写时序;写周期;动态MOS存储单元与芯片;⒈ 单管动态存储单元;动态MOS存储单元与芯片;动态存储器的刷新;刷新方式;tC = tM + tR;③ 分散刷新与集中刷新相结合（异步刷新）;动态 RAM 和静态 RAM 的比较;例1;;例2;;半导体只读存储器;半导体只读存储器;半导体只读存储器;半导体只读存储器;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展;3.2.3 主存储器的设计与扩展; 提高访存速度的措施;2. 多体并行系统;各个体并行工作;M0;M0;低位交叉的特点;设四体低位交叉存储器，存取周期为T，总线传输周期为τ，为实现流水线方式存取，应满足 T ＝ 4τ。;3.高性能存储芯片;3.3 高速缓冲存储器（cache） ;引入Cache的目的;Cache的位置;程序运行的局部性原理;3.3.1 Cache的基本结构;3.3.1 Cache的基本结构;为了把信息从主存复制到Cache，必须应用某种规则或方法把主存地址定位到Cache中，称作地址映像。 在信息按照这种映像关系（采用硬件方法实现）装入Cache后，执行程序时应将主存地址变换成Cache地址，这个变换过程叫做地址变换。 地址的映像和变换是密切相关的。 基本地址映像方式 直接映像 全相联映像 组相联映像; ;第N-1块;相等比较;直接映象方法的主要优点 硬件实现很简单 访问速度也比较快 实际上不做地址变换 直接映象方法的主要缺点 块的冲突率太高 第一区的第0块和第二区的第0块都映象到cache第0块 ;例1：某机主存为1MB=220， Cache为8KB=213，每块为512B=29。 Cache分为24=16块；主存分为220-9=2048块，又分20-4-9=7，27=128区，每区16块。;例2：设有一个Cache容量4K字，每个块为32字，主存的容量为256K字，试问： （1）该Cache分为多少块？主存可分为多少块？ （2）在直接映像方式下，主存的第i块映像到Cache中的哪一块？ （3）进行直接地址映像时，Cache地址有多少位？Cache的地址分为哪几段？各段分别为几位？ （4）进行直接地址映像时，主存地址有多少位？分为哪几段？各段分别为几位？ ;解： （1）Cache中有4K/32=1024*4/32=128块；主存可分为256K/32=8192块 （2） j=i mod 128 其中，j是Cache的字块号，i是主存的字块号。 （3）因为Cache的容量为4K字=212字，所以Cache的字地址为12位。分成两段：块地址和块内地址。因为每个块为32字=25字，所以块内地址是5位字地址；Cache中有128块=27块，块地址为7位。 （4）因为主存的容量为256K字=218字，所以主存的地址为18位。分成三段：主存字块标记、块地址和块内地址。主存字块标记的长度为主存地址长度减去Cache地址长度之差，即18-12=6位。因为主存的块地址和块内地址与Cache的相同，所以块内地址是5位，块地址为7位。;例3：设一个直接映像的Cache中有8个块，访问主存进行读的块地址顺序为十进制数22、26、22、26、16