电子密码锁设计毕设论文.docVIP

电子密码锁设计 -  PAGE 34 - 电子密码锁设计 摘要：本课题设计的主要是基于CPLD/FPGA来实现电子密码锁的设计，主要包括输入、控制和输出三大模块。其中输出部分由显示缓冲器、多路选通器、显示模块、时钟发生器、扫描信号发生器组成。显示缓存器是一个存储量为16位的寄存器，它用于存储LED显示的内容。多路选通器用于从显示缓存器中选择出某一个LED的内容用于显示。扫描信号用于选择片选信号，片选信号依次并循环地选通各个LED管时钟发生器，通过对全局时钟的分频得到扫描模块所需的时钟。显示模块由七段译码器和七段显示器组成。总体上输出部分电路的设计都是基于VHDL语言来实现的。 关键词：电子密码锁 FPGA 硬件描述语言 EDA 目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc261769009 1 引言  PAGEREF _Toc261769009 \h 2  HYPERLINK \l _Toc261769010 2 概述  PAGEREF _Toc261769010 \h 4  HYPERLINK \l _Toc261769011 2.1 MAX+PLUSⅡ的概述  PAGEREF _Toc261769011 \h 4  HYPERLINK \l _Toc261769012 2.1.1 设计输入  PAGEREF _Toc261769012 \h 5  HYPERLINK \l _Toc261769013 2.1.2 设计处理  PAGEREF _Toc261769013 \h 6  HYPERLINK \l _Toc261769014 2.1.3 设计校验  PAGEREF _Toc261769014 \h 7  HYPERLINK \l _Toc261769015 2.2 MAX+PLUS II软件的设计流程  PAGEREF _Toc261769015 \h 8  HYPERLINK \l _Toc261769016 2.3VHDL语言简介  PAGEREF _Toc261769016 \h 9  HYPERLINK \l _Toc261769017 2.3.1 CPLD/FPGA  PAGEREF _Toc261769017 \h 11  HYPERLINK \l _Toc261769018 2.3.2 VHDL的优点  PAGEREF _Toc261769018 \h 12  HYPERLINK \l _Toc261769019 3 总体设计  PAGEREF _Toc261769019 \h 13  HYPERLINK \l _Toc261769020 3.1系统框图  PAGEREF _Toc261769020 \h 13  HYPERLINK \l _Toc261769021 3.2系统说明  PAGEREF _Toc261769021 \h 14  HYPERLINK \l _Toc261769022 3.2.1 系统原理  PAGEREF _Toc261769022 \h 14  HYPERLINK \l _Toc261769023 3.2.2各部分作用  PAGEREF _Toc261769023 \h 15  HYPERLINK \l _Toc261769024 3.3总体电路说明  PAGEREF _Toc261769024 \h 18  HYPERLINK \l _Toc261769025 3.3.1 总体电路图  PAGEREF _Toc261769025 \h 18  HYPERLINK \l _Toc261769026 3.3.2总体原理说明  PAGEREF _Toc261769026 \h 19  HYPERLINK \l _Toc261769027 4 单元电路设计  PAGEREF _Toc261769027 \h 20  HYPERLINK \l _Toc261769028 4.1单元电路图  PAGEREF _Toc261769028 \h 20  HYPERLINK \l _Toc261769029 4.2原理说明  PAGEREF _Toc261769029 \h 30  HYPERLINK \l _Toc261769030 5 总结  PAGEREF _Toc261769030 \h 32  HYPERLINK \l _Toc261769031 5.1