3.4 总线结构.pptVIP

3.4 8086的系统总线结构; 8086采用双列直插式封装，有40个引脚(如右图所示)，但总线信号数量却大于40，故8086采用了分时复用技术，部分引脚传送两种总线信号。;1. 最小模式下引脚信号及功能：;(2) 地址/状态信号线A19/S6～A16/S3(输出、三态); S4和S3的组合提供的分段信息表 ;(3) BHE/S7高8bit数据总线允许/状态线(输出, 三态) ;下面介绍引脚中的控制信号。;(6) M/IO，存储器/输入输出控制信息 (输出，三态);(7) WR写信号 (输出，三态);(8) ALE地址锁存允许信号 (输出);(10) INTR可屏蔽中断请求信号 (输入);(12) NMI非屏蔽中断请求信号 (输入);(13) RESET系统复位信号 (输入);(14) DT/ R数据收发控制信号 (输出、三态); 高电平有效。系统中其他的总线主设备要获得对总线的控制权时，向8086发出高电平的HOLD信号，8086在每个时钟周期的上升沿对HOLD引脚信号进行检测，若为高电平，则在当前总线周期结束时，予以响应。;(17) HLDA保持响应信号 (输出); 低电平有效。与WAIT等待指令结合使用，当CPU执行WAIT指令时，CPU处于空转状态进行等待直到检测到TEST信号有效时结束，CPU继续往下执行指令。;8086在最小模式下的典型配置：;8个数据输入端DI0~DI7和8个数据输出端DO0~DO7;两个控制信号，允许信号OE和选通信号STB。 选通信号STB为高电平时，允许加在数据线DI0~DI7上的数据通过锁存器，在STB 的下降沿实现数据锁存。 允许信号OE为有效的低电平时，允许锁存器从DO0~DO7上输出，为高电平时，输出为高阻状态。 需要锁存的信息包括20位地址和BHE信号，要用3片8282。 STB 同CPU的ALE相连，OE端接地，输出的地址总线称为系统地址总线。;;8286有两组双向缓冲电路，两组数据引脚是对称的，A0—A7用于输入，B0—B7用于输出，也可以反方向传送，即B7——B0用于输入，A7——A0 用于输出。 输出允许引脚OE决定是否允许数据通过8286， 发送引脚T控制数据的流向。OE为高电平时，8286 在两个方向上都不能传送数据。 当 OE为低电平且T为高电平时，A7——A0为输入；而OE 低电平且T为低电平时，则B7——B0为输入。 16 条数据线需用两片8286收发器，AD0——AD15与8286的A数据端相连。两片 8286 的 OE引脚与8086的数据允许信号DEN相连， 发??引脚T与8086的数据收发信号DT/R 相连。 8286 的B数据端相连的 16 条数据线D0——D15即为系统数据总线。;8086在最小模式下的典型配置;2. 最大模式下引脚信号及功能;(1) QS1和QS0指令队列状态信号 (输出); 这三个状态信号组成的编码表示了当前总线周期是何种操作周期，如下表所示。;(3) LOCK总线封锁信号 (输出，三态); 下图给出了8086在最大模式下的典型配置。;8086在最大模式下的典型配置; 由图可以看出：8086在最大与最小模式下的主要区别是增加了一个8288总线控制器。8288接受8086CPU的状态信号S2、S1和S0，经过变换和组合，由8288发出对存储器和I/O端口的读/写信号，对锁存器8282及对总线收发器8286的控制信号。