锁定放大器的设计C题.docxVIP

锁定放大器的设计（C题） 摘 要 本系统采用锁定放大器实现微小信号的测量，实现在有干扰信号的情况下的已知频率和幅度微小信号的测量。本系统由分压网络、加法器、交流放大器、带通滤波器、移相器、相敏检波器、低通滤波、显示电路等模块组成。分压网络实现微小信号的生成，通过交流放大器和带通滤波器之后去除掉部分干扰信号，利用参考信号通过比较器与移相器产生方波驱动CD4053，从而与滤波后产生的同相信号以及反相信号相乘实现整流。最后通过低通滤波器和直流放大器形成直流送入到单片机并显示出来。经测试，本系统基本能够实现其所需功能。 关键词：stm32、移相、相敏检波器、锁定放大器 1 系统方案 方案比较与选择 微弱信号检测电路 方案一：采用取样积分电路检测微小信号，利用取样技术，在重复信号出现的期间取样，并重复N次，则测量结果的信噪比可改善N倍，但这种方法取样效率低，不利于重复频率的信号恢复。 方案二：采用锁相放大器检测小信号，锁相放大器由信号通道、参考通道、和相敏检波器等模块组成，其中相敏检波器（PSD）是锁相放大器的核心，PSD把从信号通道输出的被测交流信号进行相敏检波转换成直流，只有当同频同相时，输出电流最大，具有很好的检波特性。由于该测试网络具有噪声强、信号弱等特性，符合锁定放大器的工作情况，故选择方案二。 移相电路的设计 方案一：采用数字移相器，利用FPGA为核心器件，通过延时可以很好的实现0~180°的移相，且步进值可调，准确，但成本较高。 方案二：采用模拟移相器，该移相器由两级0~90°移相器级联而成，也可以实现0~180°的移相，且连续可调，本方案电路简单，成本低廉，性价比高，故选择方案二。 方案描述 综上所述，本系统总体框图如图1所示，系统由分压网络、加法器、交流放大电路、带通滤波器、同相电路、反相电路、移相器、开关乘法电路和低通滤波器，直流放大器构成；其中由同相放大电路构成的加法器将噪声信号加到待测信号中，使得信号湮灭在噪声中，然后送到由放大电路、带通滤波、同相、反相、移相、比较和低通滤波器构成微信号检测电路中。本系统以相敏检波器为核心，将参考信号经过移相电路和比较器输出方波驱动开关管乘法器，输出直流信号然后通过单片机A/D转换，最后在液晶上显示出来。 图1 整体系统框图 理论分析与计算 2.1 锁相放大器原理 锁相放大器由信号通道、参考通道、相敏检波器以及输出电路组成，是一种对交变信号进行相敏检波的放大器。它利用和被测信号有相同频率和相位关系的参考信号作为比较基准，只对被测信号本身和那些与参考信号同频、同相的信号有响应。所以它能大幅度抑制噪声信号，提取出有用信号。一般锁相放大器具有极高的放大倍数，若有辅助前置放大器，能检测极微弱信号交流输入、直流输出，其直流输出电压正比于输入信号幅度及被测信号与参考信号相位差。 由此可见，锁相放大器具有极强的抗噪声能力。它和一般的带通放大器不同，输出信号并不是输入信号的放大，而是把交流信号放大并变成相应的直流信号。 2.2 相敏检波器分析 相敏检波器分为模拟乘法器和开关式乘法器，本设计采用开关式乘法器。相敏检波器（PSD）的本质其实就是对两个信号之间的相位进行检波，当两个信号同频同相时，这时相敏检波器相当于全波整流，检波的输出最大，其基本框图如图2所示： 图2 PSD基本框图 工作过程如下：设输入信号为xt=Vs?cosω0t+θ, 参考输入Vrt是幅度为±Vr、周期为T的方波，其角频率为ω0=2πT，其展开为傅里叶级数如下： rt=a0+m=1∞amcos?（mω0t）+m=1∞bmsin?（ω0t） 可得r（t）的傅里叶级数表示式为 rt=4Vrπn=1∞(-1)n+12n-1cos2n-1ω0t? UPt=xtgrt=2VsVrπn=1∞(-1)n+12n-1cos2n-1ω0t-θ+2VsVrπn=1∞(-1)n+12n-1cos(ω0t+θ) 上式右边第一项为差频项，第二项为和频项。经过LPF的滤波作用，n1的差频项及所有的和频项均被滤除，只剩n=1的差频项为 UP（t）=2VsVrπcosθ 当方波幅度Vr=1时，可以利用电子开关实现方波信号的相乘过程，即当r（t）为1时，电子开关的输出连接到x（t）；当r（t）为-1时，电子开关的输出连接到-x（t），这时LPF的输出为 UOt=2Vsπcosθ 当θ=0时，输出值最大。 电路与程序设计 3.1电路设计 3.1.1 电阻分压网络 由于输入的待测信号有效值为10uV~1mV，用普通信号源很难精确产生这么微小的信号，因此采用分压网络对信号源产生的信号进行衰减，具体计算如下： Vout=R2R1+R2Vin=100100+100kVin≈0.001Vin 即信号源的输出信号有效值只要为10mV~1V即可，普通信号源均可达到要