chapter2数字部分—集成电路cad设计.ppt

 Cmos数字电路 CMOS反相器 MOS传输门 静态CMOS门电路 动态CMOS电路 MOS其它单元电路 黑龙江大学集成电路与集成系统 参考书目： 1、半导体集成电路，朱正涌 编著。清华大学 出版社。 2、数字集成电路电路-电路、系统与设计，[美]Jan M.Rabaey.周润德 译。电子工业出版社。 黑龙江大学集成电路与集成系统 MOS基本逻辑单元电路 MOS集成电路具有集成度高、功耗低的特点，是当今大规模集成电路的主流产品，尤其是CMOS集成电路。 黑龙江大学集成电路与集成系统 静态MOS反相器 MOS反相器特性的分析是MOS基本逻辑门电路分析的重要基础。 黑龙江大学集成电路与集成系统 1. 结构和工作原理 Vi为VOL时，MN截止，MP非饱和 -Kp [2(VOL- VDD -VTP) (VOH-VDD ) – (VOH-VDD ) 2] = 0 VOH = VDD Vi为VOH时，MN非饱和，MP截止 Kn[2(VOH-VTN)VOL-VOL2] =0 VOL=0 无比电路 MP 为PMOS,VTP 0, MN 为NMOS,VTN 0 CMOS反相器 黑龙江大学集成电路与集成系统 2.电压传输特性及器件工作状态表 黑龙江大学集成电路与集成系统 3.噪声容限 (1)指定噪声容限 VNMmax=min{VNMHmax, VNMLmax } 0 0 1 1 黑龙江大学集成电路与集成系统 (2) 最大噪声容限 VNMH=VOH-V* =VDD-V* VNML=V*-VOL=V* 当V*为 时，噪声容限为最大（） V*将随着o的变化而向相反方向变化 NMOS和PMOS都饱和时有: 记作V* 黑龙江大学集成电路与集成系统 4.瞬态特性 Vo CL为负载电容，带负载门数越多， 连线越长，CL越大，延迟越大。 在cmos电路中，负载电容的充放电时间限了开关速度。 例：画出在开关期间nmos管工作点的移动轨迹。（阶跃电压Vi从0变化到VDD时，Vo和ID的关系曲线） VDD Vi MP MN Vo 黑龙江大学集成电路与集成系统 (1)下降时间 KN越大 tf越小 tf = tf1 + tf2 黑龙江大学集成电路与集成系统 (2)上升时间 KP越大 tr越小 tr = tr1 + tr2 黑龙江大学集成电路与集成系统 (3)平均延迟时间 tpd =(tpHL + tpLH )/2 黑龙江大学集成电路与集成系统 5.功耗特性 (1) 静态功耗PD 理想情况下静态电流为0，实际存在漏电流（表面漏电，PN结漏电），有漏电功耗： PD = IosVDD CMOS电路功耗由三部分组成：静态功耗、瞬态功耗和节点电容充放电功耗。 设计时应尽量减小PN结面积 黑龙江大学集成电路与集成系统 (2)交流功耗PA 由于节点都存在寄生电容，因而状态转换时输入波形有一定的斜率，使NMOS和PMOS都处于导通态，存在瞬态电流，产生功耗： 设计时应尽量减小tr和tf 黑龙江大学集成电路与集成系统 (3)瞬态功耗PT 在状态转换过程中，结点电位的上升和下降，都伴随着结点电容的充放电过程，产生功耗： 设计时应尽量减小节点寄生电容 PT = CL  VDD 2 黑龙江大学集成电路与集成系统 6.最佳设计 (1)最小面积方案 芯片面积 A=(Wn Ln+ Wp Lp) 按工艺设计规则设计最小尺寸 Lp = Ln Wp = Wn 面积小、功耗小、非对称延迟 (2) 对称延迟方案 上升时间与下降时间相同tr = tf 应有：Kp = Kn，一般取：Lp=Ln则有：Wp/ Wn =n /p 2 黑龙江大学集成电路与集成系统 (3)对延迟最小方案（Tpd最小） 一般取：Lp = Ln Wp/Wn =1~2 CL=CE+(Wp Lp + Wn Ln) Cg0 黑龙江大学集成电路与集成系统 (4)级间最佳驱动方案 设：级间尺寸比为，CL/Cg = 驱动相同负载延迟为 一般取 = 2～5 则：每级门延迟为，总延迟 为N, N=，N=ln/ln 可见： =e时，总延迟最小 因此有： N =  ln(/ln) 黑龙江大学集成电路与集成系统 7.单元版图示例 黑龙江大学集成电路与集