Intel汇编语言程序设计[第五版]Chapter2IA—32处理器体系结构.ppt

第2章 IA-32体系结构;2.1 基本概念;2.1.1 微机的基本结构;中央处理器(CPU)：进行所有计算和逻辑操作的地方。 它包含： 寄存器(register) 高频时钟(clock)：用于将CPU的内部操作和其他系统部件同步 控制单元(CU，control unit)：协调执行机器指令时各个步骤的次序。 算术逻辑单元(ALU，arithmetic logic unit)：执行加法和减法等算术运算，以及AND、OR和NOT等逻辑运算。 CPU通过插入CPU插槽的引脚同计算机的其余部分相连接，大部分引脚与数据总线、控制总线和地址总线相连接。;内存储器：是计算机程序运行时存放指令和数据的地方。存储单元接受CPU的数据请求，从随机访问存储器(RAM)中取出数据送至CPU，并将运算结果从CPU送回存储器中。 总线(bus)：一组用于在计算机各部分之间传送数据的并行线。 数据总线(data bus)：在CPU和内存之间传送指令和数据。 控制总线(control bus)：使用二进制信号对连接到系统总线上的所有设备的动作进行同步。 地址总线(address bus)：当被执行的指令要在CPU和内存之间传送数据时，地址总线上保持着指令和数据的地址。;时钟(clock)：涉及CPU和系统总线的每个操作都由一个内部时钟同步，这个时钟以固定的频率产生脉冲。 机器周期（或时钟周期）：机器指令使用的最基本的时间单位，即一个完整的时钟脉冲所需要的时间。 在下图中，一个时钟脉冲表示为两个下降沿之间的时间间隔。 时钟频率：时钟周期的倒数，用每秒振荡的次数来计量。例如，对于每秒振荡10亿次(1GHZ)的时钟，其时钟周期的持续时间为1秒的10亿次分之一(1ns)。 机器指令的执行至少需要一个时钟周期。由于CPU、系统总线和存储电路之间速度的差异，访问内存的指令通常需要被称为等待状态的空时钟周期。;2.1.2 指令执行周期;;如果指令的执行过程使用了内存操作数，那么需要5种基本操作： 取指令：控制单元取得指令，将其从存储器拷贝到CPU中并增加程序计数器PC的值。 解码：控制单元确定要执行指令的类型，向算术逻辑单元ALU传递一个或多个操作数，并向ALU发送表示要执行的操作类型的信号。 取操作数：如果使用了内存操作数，控制单元初始化一个读操作以便从存储器中取得输入操作数。 执行：算术逻辑单元执行指令，将运算后的数据送到输出操作数中，并更新用于提供输出信息的状态标志。 存储输出操作数：如果输出操作数在存储器中，控制单元就初始化一个写操作以存储数据。;2.1.3 多级流水线;;; 超标量流水线;如下图，假设S4阶段的执行需要两个时钟周期：;处理器的其中一个执行阶段(S4)需要两个时钟周期，而其他阶段都只需要一个时钟周期： 那么对于k级的单流水线处理器，执行n条指令需要k+2n-1个时钟周期。;;;2.1.3 内存的读取;2.1.4 程序是如何运行的;操作系统执行一条分支转移指令，使CPU从程序的第一条机器指令开始执行。一旦程序运行就被称为一个进程，操作系统为进程分配一个唯一的标识号称为进程ID。 进程自身开始运行，操作系统的任务就是跟踪进程的执行并响应进程对系统资源的请求。 进程终止时，其句柄被删除，使用的内存也被释放以便能够由其他程序使用。;操作系统运行的可以是一个进程或一个执行线程。当操作系统能够同时运行多个任务时，就被认为是多任务的。 注意：多任务中进程的“同时”运行包含的是并发运行的含义。 并发可以看成是在系统中同时有几个进程在活动着，也就是同时存在几个程序的执行过程。如果进程数与处理机数相同，则每个进程占用一个处理机，但更一般的情况是处理机数少于进程数，于是处理机就应被共享，在进程间切换使用。如果相邻两次切换的时间间隔非常短，而观察时间又相当长，那么各个进程都在前进，造成一种宏观上并发运行的效果。;多任务的实现 如何实现处理器在各个进程之间共享呢？ 操作系统的调度程序(scheduler)为每个任务分配一小部分CPU时间(称为时间片)，在时间片内，CPU将执行一部分该任务的指令，并在时间片结束的时候停止执行，并迅速切换到下一个任务的指令的执行。通过在多个任务之间的快速切换，给人以同时运行多个任务的假象。;2.2 IA-32处理器体系结构;2.2.1 操作模式;保护模式：处理器可同时运行多个程序，并为每个进程分配高达4GB的内存。每个程序都拥有自己的内存空间，系统将阻止程序访问其他程序的内存区域。例如：MS-Windows运行于该模式下。 实地址模式：处理器只能寻址1MB的内存，一次只能运行一个程序，但可以通过中断的方式来响应来自外围设备的请求。例如：MS-DOS操作系统运行