实验四中规模集成组合电路的测试和应用.doc

 PAGE 5 实验四 中规模集成组合电路的测试和应用 一、实验目的 1．熟悉中规模全加器、译码器、数据选择器组件的逻辑功能、外形及外引线排列。 2．学习用中规模集成电路组成组合逻辑电路的方法。 3．能够灵活的运用译码器、数据选择器实现各种电路。 二、实验仪器与器材 1．XST-5B数字电路实验装置、实验模板 2．集成电路： 74LS283、74LS138、74LS153、74LS151、74LS00、74LS08 3．导线若干、+5V电源 三、预习要求 1．复习组合电路设计及应用等有关内容。 2．熟悉半加器、全加器、译码器、数据选择器的逻辑功能。 3．完成本实验中要求的设计任务，画出电路图。 四、实验内容与步骤 （一）常用集成组合逻辑电路的逻辑功能测试 1．全加器的逻辑功能测试 表4-1是全加器的真值表，其中，表示两个加数，表示来自低位的进位，，表示相加后得到的和及进位。 （1）将全加器的输入端，，分别接逻辑电平，输出，接状态显示灯（LED），按表4-1所列，，的状态，测试，的相应状态，将测试结果与表4-1进行比较。 0000000110010100110110010101011100111111表4-1 全加器真值表 （2）固定，的状态，端加入连续脉冲，用示波器同时观察和的相位关系。 2．译码器逻辑功能测试 表4-2是3线/8线译码器74LS138的功能表。按表中给定的输入状态。测试输出，将测得的结果与表4-2进行比较。 输 入输 出 A B C 0 × × 1 0 1 1 1 × 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0× × × × × × × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0  表4-2 3．数据选择器逻辑功能测试 表4-3是4选1数据选择器74LS153的功能表，按表中给定的输入状态。测试输出，将测得的结果与表4-3进行比较。 选通端选择端数据端输出端  Y1 0 0 0 0 0 0 0 0 × × 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 × × × × × × × 0 × × × 1 × × 0 × × × 1 × × 0 × × × 1 × × 0 × × × 1 × × ×0 0 1 0 1 0 1 0 1表4-3 （二）常用集成组合逻辑电路的应用 1．译码器的应用 （1）用译码器74LS138构成奇偶校验器 表4-4为奇偶校验器的真值表 （2）用译码器74LS138构成一位全加器 2．数据选择器的应用 （1）用4选1数据选择器74LS153构成一位全加器 （2）用8选1数据选择器74LS151实现逻辑函数 A B CZ0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 0 0 1 0 1 1 0表4-4 五、实验报告 1．整理实验结果、图表，并对实验结果进行分析讨论。 2．总结用中规模组件实现组合逻辑函数的设计方法。 3．说明实验中出现的故障，排除办法。 附： 74LS283 四位二进制全加法 74LS153 4选1数据选择器 74LS151 8选1数据选择器 74LS138 3线8线译码器