泰克混合信号示波器在调试LVDS信号中的应用测试背景需求LVDS信号.doc

泰克混合信号示波器在调试LVDS信号中的应用 测试背景需求 LVDS信号介绍 LVDS(Low Voltage Differential Signaling) 低电压差分信号，传输速率一般在155Mbps（大约为77MHz）以上。LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低电压和低电流驱动输出实现了低噪声和低功耗。IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1923Mbps。 LVDS信号电平特性 LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅。LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV 的电压。电流源为恒流特性，终端电阻在100-120欧姆之间，则电压摆动幅度为：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV。 LVDS信号测试的挑战： 高速差分信号； 多路LVDS信号同时分析； 对测试设备的带宽要求较高； 测试关键环节 本实验中，LVDS信号来自于ADI公司的AD转换芯片，该AD转换芯片单片支持8路同时AD变换，每路为12bit，该AD芯片直接将12bit信号进行串并转换，转化成串行LVDS信号。如果该AD的采样时钟为10MHz，即帧时钟为10MHz，对应数据位时钟为6倍帧时钟60MHz，AD输出的LVDS信号数据率为120Mbps，数据信号带宽是60MHz。另外，帧时钟、位时钟、数据都是LVDS差分信号，都需要差分探头测试。如图所示，分别测得帧时钟、位时钟、数据波形，其中，数据只是测试数据，简单的01变化。本AD芯片输出的LVDS信号直流偏置是1.2V，峰峰值为375mV，LVDS信号的峰峰值与设计中的匹配电阻有关。 LVDS信号的测试主要测试时钟、数据之间的时序关系，本设计中，帧时钟的上升沿对应了位时钟的低电平，位时钟的双沿对应了数据的高低电平。通过模拟通道测试该信号时，泰克示波器有如下优势： 由于LVDS是高速信号，存储深度设置成1000点，可以提高波形捕获率，波形刷新更快； 采用平均捕获模式，波形更清晰，信号时序观测的更清楚； 可以使用高带宽的差分探头TDP1000，信号噪声更小，测试更准确。 由于客户重视时序关系的测量，所以该测试也可以在逻辑通道上测试，而且逻辑通道可以同时观测8路LVDS数据信号。如图所示，通过逻辑通道测试该信号时，泰克示波器的主要优势是： MagniVu功能，分辨率高达60.0ps（16.5GHz），示波器可以非常准确的判断信号边沿； 阈值可以独立设置； 建立保持时间触发、搜索功能。 泰克产品的优势 高带宽低压差分探头。TDP1000：带宽1GHz，与1GHz带宽的示波器组成的测试系统带宽仍为1GHz，更好的抑制高频信号噪声。 16个逻辑通道。可同时测试多路LVDS信号。 逻辑通道的分辨率60.6ps（16.5GHz），当模拟通道不能满足要求时，可采用逻辑通道测试，只要选择合适的阈值，分辨率更高。 探头偏移校正，保证时钟和数据的对应性。由于时钟信号是单端信号，而数据信号时差分的，所以两个通道的有源探头不是同一种，会有延时差，根据参考值自动校正偏移，保证测试结果的准确性。 10M长存储深度。可以保证示波器在高采样率的情况下记录较长数据时间，为分析数据提供条件。 典型配置 MSO4104 混合示波器，带宽1GHz，采样率5GS/s，带16路逻辑通道 TDP1000 低压差分探头，带宽1GHz TAP1500 单端有源探头，带宽1.5GHz