第4章触发器课件课案.pptVIP

第4章 触发器;一.重点掌握的内容 1.各种触发器的动作特点 2.各种触发器的逻辑功能;4.1 概述;二、FF的初态和次态;按触发方式分为;4.2 基本SR触发器（又称SR锁存器）;2、工作原理;3、特性表及逻辑功能;3(续)、特性方程;【例4-1】画波形练习：画出与非门构成的基本SRFF 的输出波形。;4.2.2 由或非门构成的基本SRFF;4.3 同步触发器（电平触发方式）;2、工作原理;2 (续Ⅰ)、 特性表及逻辑功能;视特性表为“真值表”，用K图化简(图4-6) ：;特点1：CLK=0期间，FF的状态保持不变。;【例4-3】画波形练习：画出同步SRFF的输出波形。;4.3.2 同步DFF（又称D锁存器）;2、特性方程，特性表，逻辑功能;【例4-4】画波形练习：画出同步DFF的输出波形。;4.4 主从触发器（脉冲触发方式）;2、工作原理;3、特性方程，特性表，逻辑功能;4、动作特点;【例4-5】画波形练习：画出主从SRFF的输出波形。;波形画法： （1）主FF：CLK=1时动作。 主FF功能： S=1,R=0: Qm*=1 S=0,R=1: Qm*=0 S=0,R=0:Qm*=Qm;4.4.2 主从JKFF;2、特性方程推导;3、逻辑功能分析;4、动作特点;S;S;S;【例4-6】画波形练习：画出主从JKFF的输出波形。;图4-13 主从JKFF波形;J=J1J2;CLK=1期间，主FF的一次变化现象降低了主从JKFF的抗干扰能力。;4.5 边沿触发器（边沿触发方式）;工作原理：;2、边沿DFF;多输入、异步端情况：;4.5.2 基于门传输延迟的边沿JKFF;2、工作原理（略）;动作特点：仅在CLK下降沿，按功能/特性表动作。;【例4-7】画波形练习：画边沿JKFF的输出波形。;4.5.3 边沿DFF;2、工作原理（略）;“小三角”表明：上升沿触发;【例4-8】画波形练习：画边沿DFF的输出波形。;4.6 触发器的逻辑功能及描述方法; T触发器;（2）FF功能描述方法;（3）FF结构与触发方式、功能之间的关系;4.7 集成触发器;1;表4-10 74LS76的功能表;2、双D触发器74LS74;表4-11 74LS74的功能表;3、其它集成触发器;4.7.2 触发器的功能转换;转换方法: 令J=S，K=R ;1、利用DFF得到其他FF;4.8 触发器应用举例;2、用DFF设计抢答电路;4.9* 用MAX+plus II 验证触发器逻辑功能;习题与思考题;【题4.3】如图4-36所示为同步SR触发器，并给出了CLK和输入信号S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。 ;【题4.5】如图4-38给出了主从SR触发器的CLK、R、S及异步置1端SD’的波形，异步清零端RD’=1，请画出Q和Q’端的波形。;【题4.8】如图4-41给出了边沿触发的JK触发器的逻辑符号图（下降沿触发）及CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。 ;【题4.10】如图4-43给出了边沿触发的D触发器的逻辑符号图（上升沿触发）及CLK、D端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。 ;【题4.11】如图4-44中各触发器电路的特性方程，然后画出在连续时钟信号CLK作用下的触发器Q端波形。设触发器初始状态为Q=0。 ;【题4.12】列出图4-45电路的特性方程，根据图中给出A、B端波形画出Q和Q’端的波形。设触发器初始状态为Q=0。 ;作业题答案;习题与思考题解答;【题4.2】如图4-35所示为由与非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。 解：;【题4.3】如图4-36所示为同步SR触发器，并给出了CLK和输入信号S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。 解： ;【题4.4】如图4-37给出了主从SR触发器的CLK及S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。 解： ;【题4.5】如图4-38给出了主从SR触发器的CLK、R、S及异步置1端SD’的波形，异步清零端RD’=1，请画出Q和Q’端的波形。 解：;【题4.6】如图4-39给出了主从JK触发器的CLK、J、K的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。 解： ;【题4.7】如图4-40所示为主从JK触发器的CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。 解： ;【题4.8】如图4-41给出了边沿触发的JK触发器的逻辑符号图（下降沿触发）及CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。