安徽大学学位论文(毕业设计)硕士.doc

安徽大学学位论文（毕业设计） ? 开 题 报 告 书 ? 学 号姓 名所 在 院 系电子科学与技术学院学 位 级 别博士□ 硕士√ 学 科、专 业电路与系统研 究 方 向微电子器件模拟与建模论 文 题 目纳米MOS器件的研究导 师 姓 名入 学 年 月 安徽大学研究生部制 年 月 日填 姓 名学号联系电话　　　　导师姓名学科专业电路与系统研究方向微电子器件模拟与建模学位类别□学历博士 √学历硕士 □同力硕士 □专业学位 □高校教师论文题目纳米MOS器件的研究论文（设计）选题来源：随着集成度的不断提高，器件特征尺寸的不断减小，研究其面临的技术挑战和物理问题已成为当前重要课题。为了理解器件缩小进程中的极限，必须对纳米器件进行建模和模拟，重新评估器件的性能。论文（设计）的研究目的、意义及国内外发展趋势,论文（设计）的主要内容、研究方法和研究思路 (5000左右)： 一、论文的研究目的、意义及国内外研究现状分析： 众所周知，实现社会信息化的关键是各种计算机和通讯机，但是其基础都是微电子产品。目前，微电子产业的核心是MOS集成电路，自20世纪60年代以来，集成电路的发展一直遵循着1965年Intel公司的创始人之一Gordon E.Moore预言的集成电路产业的发展规律:集成电路的集成度每3年增长4倍,特征尺寸每3年缩小倍。四十多年来,为了提高电子集成系统的性能、降低成本,器件的特征尺寸不断缩小,制作工艺的加工精度不断提高,硅片的面积不断增大,同时,集成电路的性能价格比也迅速提高。现代电子学中使用的MOS器件实际上是基于CMOS（互补金属氧化物半导体）工艺的，这种技术由于同时具有低功耗和高集成度的特点，已经成为微电子技术的主流。IC芯片的特征尺寸也已经从1978年的10um进入到了纳米尺度。据预测，在21世纪前半叶，微电子产业仍将以尺寸不断缩小的硅基CMOS工艺技术为主流。 目前CMOS工艺中主要采用的两种器件结构是体硅MOSFET和SOI MOSFET。体硅MOSFET是传统的MOS器件，相对比较容易生产，体硅CMOS技术已经发展成为微电子产品的主导技术，几乎是所有基于CMOS工艺的产品的标准结构。但是随着尺寸的缩小，MOS器件会出现一系列的二级物理效应即短沟道效应，为了减小这些效应，必须对体硅MOSFET采取一系列的改进措施，如提高沟道的掺杂浓度，减薄栅氧化层的厚度等[1]。为了减小短沟道效应，经常采用halo注入[2]，因为halo注入后使得源/漏结附近杂质浓度梯度非常高，这样就可以屏蔽来自漏电极电场对沟道近源端的影响，即漏致势垒下降效应（DIBL）。如果沟道长度太短，两个halo区域就会越来越靠近直至融合在一起，使得沟道区实际掺杂浓度更高，这样就会阻止阈值电压的减小。同时沟道内掺杂浓度的提高会导致载流子迁移率的退化、源/漏结电容的增加以及源/漏结泄漏电流的提高。 若减薄栅氧化层的厚度，Si/SiO2界面下的沟道电势就能很好地被栅控制，而抑制泄漏电流产生的一种方法就是尽可能地减少不被栅有效控制的沟道组成部分，如除去沟道底部的硅层。这样，超薄体单栅MOSFET和超薄体双栅MOSFET两种结构被提出。这两种结构与体硅MOSFET最显著的区别就是远离栅电极控制的源漏之间的电流通道被消除，栅电压可以有效地控制整个沟道内的电势分布。 薄体SOI MOSFETs由于硅层的减薄也引入了大的寄生电阻，类似于体硅器件中超浅结和低源、漏区寄生电阻的一对矛盾。解决这对矛盾的一种方法就是提升源/漏结构[3]，采用提升的多晶硅源、漏区结构，可以有效的减小薄体源、漏区的串联电阻。 当氧化层中的电场强度超过一定界线时，将会引起氧化层的击穿。在强电场下引起的碰撞离化产生大量高能量的电子，这些电子越过二氧化硅禁带进入导带，破坏了二氧化硅的绝缘性（二氧化硅击穿的临界电场强度为10MV/cm），即绝缘介质的本征击穿。若氧化层很薄，则在达到本征击穿电场强度之前，会由于隧穿效应使一些电子越过二氧化硅势垒，形成穿越氧化层的隧穿电流。特别是氧化层中存在的缺陷会增加电荷穿越氧化层的途径，电荷穿越氧化层会造成氧化层损伤。隧穿电流形成栅极泄漏电流，隧穿电流不仅存在于反型沟道内，也存在于栅—源，栅—漏覆盖区的积累层内。随着沟长缩小，覆盖区所占的比例增大，穿越覆盖区的隧穿电流影响更加显著，它增加了电路的泄漏电流，从而增加了电路的静态功耗，影响I-V特性和器件的阈值电压。此外，造成氧化层损伤，进一步降低了氧化层的可靠性。 器件尺寸进入到亚0.1um尺寸范围内时，为保证栅对沟道有很好的控制，若仍采用SiO2或Si