微机原理及应用_ch2_2013.pptVIP

Review;第二章 8086微处理器;重点及难点;2.1 8086微处理器的内部结构;一. 总体功能结构; 1. EU部件;（1）通用寄存器组;主要用于存放I/O或存储器的端口地址。;（3） 算数逻辑单元ALU; 8086 CPU的状态标志寄存器是一个16位的寄存器，9个位用作标志位，其中状态标志位有6个，控制标志有3个。 状态标志，用来表示运算结果的特征，它们是：CF、PF、AF、ZF、SF和OF；这6位都是逻辑值，判断结果为逻辑真（true）时其值为1；判断结果为逻辑假（false）时，其值为0。 控制标志，用来控制CPU的操作，IF、DF和TF。 ;e.g. AB 则：A+B=1 0001 1110 ∴ CF=1（有进位）； PF=1（奇偶校验，运算结果中有偶数个‘1’）； AF=0（辅助进位，低4位向高4位无借位）； ZF=0（运算结果不为‘0’）； SF=0（符号标志，运算结果最高位D7为‘0’）； OF=0（溢出标志，运算结果没超过范围 -128~+127）。;2. BIU部件 ;BIU由四部分组成 ： (1) 四个16位的段地址寄存器： CS 代码段寄存器，定义代码段基址， 该段存放指令代码 DS 数据段寄存器，定义数据段基址 该段存放数据 ES 附加段寄存器，定义附加段基址 同DS类似 SS 堆栈段寄存器，定义堆栈段基址 该段做堆栈区使用 (2) 16位指令指针寄存器IP 。 (3) 20位的地址加法器。 (4) 6字节的指令队列 。 ;8086的指令执行方式; ; 逻辑地址LA：是一相对地址，包含段寄存器的内容和段内偏移，某条指令的逻辑地址可表示为：CS：IP 段内偏移量EA：是指某存储单元离开该段段首址的字节数 物理地址PA：是指某个存储单元的实际20bit的地址，又叫绝对地址;物理地址=段基址左移4位（低位补0）+偏移量 ;注意： CS=0000H，IP=1051H， CS=0100H，IP=0051H，;三.8086内存的组织和CPU对存储器的访问;CPU的地址线A0作为偶存储体的片选信号。 BHE作为奇存储体的片选信号。;（3） CPU对数据字的访问;为了提高对数据字的访问速度，应将数据字的低字节放在偶存储体中，即使数据字的地址码为偶数。这样在存储器中存储的数据字叫对准字。而地址码为奇数的数据字叫未对准字。 ;Review:8086微处理器;2.2~2.3 8086CPU的工作模式和引脚功能;一. 8086的两种工作模式;二. 8086引脚图;（1）地址线、数据线和状态线;（2）控制线;INTA（输出）：中断响应信号 。 CPU向外输出的中断响应信号，用于对外部中断源发出的中断请求的响应。 NMI （输入）：非可屏蔽中断请求信号 。 TEST（输入）：测试信号，低电平有效。信号和WAIT指令配合使用。当CPU执行WAIT指令时，CPU处于等待状态，并且每隔5个T对该信号进行一次测试，一旦检测到 TEST信号为低，则结束等待状态，继续执行WAIT指令下面的指令。WAIT指令是使CPU与外部硬件同步的，TEST相当于外部硬件的同步信号。 RESET（输入）：复位信号 ，输入，高电平有效 。;ALE（输出）：地址锁存允许信号 。 ALE下降沿锁存地址。 DT/R（输出，三态）：数据发送/接收控制信号 。在使用8286或74LS245数据收发器的最小模式系统中，用DT/ R来控制数据传送方向。DT/ R为低电平，进行数据接收（CPU读），即收发器把系统数据总线上的数据读进来。当CPU处在DMA方式时，此线浮空。 DEN（输出，三态）：数据允许信号 。在使用8286或74LS245数据收发器的最小模式系统中，允许收发器和系统数据总线进行数据传送。 HOLD（输入）：总线请求信号 。当系统中CPU之外的总线主设备要求使用总线时，通过HOLD引脚向CPU发出请求。;HLDA（输出）：总线请求响应信号 。当HLDA有效（高电平）时，表示CPU对总线请求主设备作出响应，同意让出总线，与CPU相连的三态引脚都被浮置为高阻态。 MN/MX：工作模式选择信号。;“引脚”小结;三、 最小工作模式系统;1.地址锁存器8282或74LS373;74LS373;2.数据收发器8286;3.时钟发生