电子科技大学-第六章VHDL设计应用实例1选编.ppt

下载文档 降价啦

1
0
约小于1千字
约 40页
2017-04-24 发布于湖北
举报
版权申诉
保障服务

电子科技大学-第六章VHDL设计应用实例1选编.ppt

1、本文档共40页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

电子科技大学-第六章VHDL设计应用实例1选编

; ;2、4位并行加法器;3、8位二进制加法器;;仿真结果：;6.2 8位乘法器的设计;1、选通与门模块andarith;2、16位锁存器reg16b;3、8位右移寄存器sreg8b;4、乘法运算控制器arictl;;;5、8位加法器adder8b 8位加法器及4位加法程序见6.1节。或：;6、8位乘法器multi8x8;;;仿真结果：; 8位加法器构成8位乘法器与8位全并行乘法器性能比较（器件为EPM7256SRC208-7）：;6.3 序列检测器的设计;;;比较例3.9.22 及以下简洁描述;;6.4 正负脉宽数控调制信号发生器的设计;8位自加载加法计数器LCNT8：;;;顶层文件：;;仿真结果：;6.5 8位数字频率计的设计;频率测量的基本原理：计算每秒内待测信号的脉冲个数。TESTCTL 工作时序：clk为基准时钟（1Hz）;十进制计数器CNT10：;;;32位锁存器REG32B：;测频控制器TESTCTL：;;仿真结果：测量电视行频（T = 64us，f = 15625 Hz）