第四讲数字系统设计的实现与验证探讨.pptVIP

第四讲 数字系统设计的实现与验证 ;可编程逻辑器件设计流程;什么是逻辑综合;人工的逻辑综合过程;自动逻辑综合工具的意义;Verilog HDL的综合要求;逻辑综合流程;工艺库与设计约束;基于quartus2的逻辑综合与实现;分配芯片管脚;管脚编辑器;管脚编辑器;未用管脚设置;全局时序约束输入;独立时钟设置;更多设计时序约束输入;综合工具设置;综合工具设置;综合网表的优化;时序驱动的分配设置;启动综合与综合结果;查看状态机编码;静态时序分析基本概念;静态时序分析;静态时序分析工具;时序收敛规划工具;管脚建立时间的改进;资源编辑器查看布局结果;RTL原理图与工艺库映射图观察器;RTL原理电路观察器;工艺库映射图观察器;动态时序仿真验证;动态时序仿真波形;第三方仿真工具;FPGA的配置;主动串行（AS）配置方式;JTAG配置方式;配置方式设置;配置文件和工具;本讲要点;实验要求