组合逻辑电路实验分析.docVIP

PAGE  PAGE 12 实验四 组合逻辑电路实验分析 一、实验目的 1．掌握组合逻辑电路的分析方法与测试方法； 2．了解组合电路的冒险现象及消除方法； 3．验证半加器、全加器的逻辑功能。 二、预习要求 1．复习组合逻辑电路的分析方法； 2．复习用与非门和异或门等构成的半加器、全加器的工作原理； 3．复习组合电路冒险现象（险象）的种类、产生原因，如何消除？ 三、实验原理 1．组合逻辑电路 由很多常用的门电路组合在一起，实现某种功能的电路，它在任意时刻的输出，仅取决于该时刻输入信号的逻辑取值，而与信号作用前电路原来的状态无关。 2．组合逻辑电路的分析 是指根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。其分析步骤为： 列出真值表 化成最简表达式 分析逻辑功能 根据电路写出函数表达式 3．组合电路的冒险现象 (1)实际情况下，由于器件的延时效应，在一个组合电路中，输入信号发生变化时，输出出现瞬时错误的现象，把这现象叫做组合电路中的冒险现象，简称险象。这里研究静态险象，即电路达到稳定时，出现的险象。可分为0型静态险象（如图4-1）和1型静态险象（如图4-2）: 图4-1 0型静态险象 其输出函数Y=A+,在电路达到稳定时，即静态时，输出Y总是1。然而在输入A变化时，输出Y的