- 1、本文档共51页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
SystemVerilog硬件设计及建模-第34章
增强的文本值
改进的`define文本替换
时间值
新的变量类型
有符号和无符号类型
静态和动态变量
类型转换
常数;3.1 增强的文本赋值;3.1 增强的文本赋值;3.2 `define增强;3.2 `define增强;3.2 `define增强;3.3 SystemVerilog变量;3.3.1 对象类型和数据类型;3.3.2 SystemVerilog四态变量;3.3.3 SystemVerilog两态变量;3.3.3 SystemVerilog两态变量;3.3.4 显式及隐式变量和线网类型;3.4 RTL中使用两态类型;3.4.1 两态类型和四态类型仿真;3.4.2 case语句中使用两态类型;3.5 数据类型规则的放宽;3.5 数据类型规则的放宽;3.5 数据类型规则的放宽;3.6 有符号和无符号修饰符;3.7 静态变量和自动变量;3.7 静态变量和自动变量;3.7 静态变量和自动变量;3.7 静态变量和自动变量;3.7.1 静态变量和自动变量的初始化;3.7.2 静态变量和自动变量使用原则;3.8 变量初始化的确定性;3.8.1 时序逻辑的异步输入初始化;3.9 强制类型转换;3.9.1 静态转换(编译时转换);3.9.1 动态强制类型转换;3.10 常数;3.10 常数; SystemVerilog允许用户定义新的变量和线网类型,从而能够在更高的抽象线上进行复杂的设计,使用用户自定义数据类型,可以用更少的代码完成更多的设计功能,并且代码的自文档性和可读性更好。;4.1 用户自定义类型;4.1.1 局部typedef声明;4.1.2 共享typedef定义;4.1.2 共享typedef定义;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型;4. 2 枚举数据类型
文档评论(0)