2009_2011年“计算机组成原理”统考试题分析.ppt

“计算机组成原理”统考试题结构分析;2009年真题分析;2010年真题分析;2011年真题分析;第一章 计算机系统概论;2009年真题;2010年真题;2011年真题;第二章 运算方法和运算器;2009年真题;2009年真题;2010年真题;2010年真题;2011年真题;2011年真题;;分析： ; （1）R1：86H，R5：90H，R6：7C （2）m：-122，n：-10 （3）可以利用同一个加法器及辅助电路实现。因为无符号整数和有符号整数都是以补码形式存储，所以运算规则都是一样的。但是有一点需要考虑，由于无符号整数和有符号整数的表示范围是不一样的，所以需要设置不一样的溢出电路。 （4）判断溢出方法： 双符号位： 单符号位： K2会发生溢出;第三章 内部存储器;14.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ）??? A．0? B. 2? ? C. 4?? D. 6??;?15.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ）?? A．1、15???? B．2、15??????? C．1、30???????? D．2、30??;21.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）?? A．5%?? B. 9.5%?? C. 50%?? D. 95%??;15、假定用若干个2k*4位芯片组成一个8k*8位存储器，则地址0B1FH所在芯片的最小地址是（ ） A：0000H???? B：0600H???? C：0700H???? D：0800H;16、下列有关RAM和ROM的叙述中，正确的是（ ） I、 RAM是易失性存储器，ROM是非易失性存储器 II、RAM和ROM都是采用随机存取的方式进行信息访问 III、RAM和ROM都可用作Cache IV、RAM和ROM都需要进行刷新 A：仅I和II? B：仅II和III?? C：仅I,II，III?? D：仅II，III，IV;17、下列命令组合情况中，一次访存过程中，不可能发生的是（ ） A：TLB未命中，Cache未命中，Page未命中 B：TLB未命中，Cache命中，Page命中 C：TLB命中，Cache未命中，Page命中 D：TLB命中，Cache命中，Page未命中;44.（12分）某计算机的主存地址空间为256MB，按字节编址，指令Cache和数据Cache分离,均有8个Cache行，每个Cache行的大小为64B，数据Cache采用直接映射方式，现有两个功能相同的程序A和B,其伪代码如下所示：; 假定int 类型数据用32位补码表示，程序编译时i,j, sum 均分配在寄存器中，数据a按行优先方式存放，其地址为320（十进制数），请回答下列问题，要求说明理由或给出计算过程。 （1）若不考虑用于cache一致性维护和替换算法的控制位，则数据Cache的总容量是多少？ （2）要组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？ （3）程序A和B的数据访问命中各是多少？那个程序的执行时间更短？;分析： 主存块数=256MB/64B=4M Cache共8行，每行对应主存块数=4M/8=512K 主存地址格式如下：;2.数组a起始地址为320，按行优先存放，则 a[i][j]=320+i*256*4+j*4 a[0][31]地址为1BCH(OO0110111100B)，对应第6行； a[1][1]地址为544H(010101000100B)，对应第5行。 3. Cache每行64B，可存放16个数据元素。数组a按行优先方式存放，每次从主存装入Cache时都是把同一个相邻的16个元素装入。 对程序a来说，要连续访问同一行的相邻元素，即每16个元素中，1次装入，15次命中。 命中率=15/16=93.75% 对程序b来说，要连续访问不同行的元素，每次都需重新装入。 命中率=0;