ch02逻辑代数和硬件描述语言基础.ppt

ch02逻辑代数和硬件描述语言基础.ppt

  1. 1、本文档共86页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
ch02逻辑代数和硬件描述语言基础

2 .逻辑代数与硬件描述语言基础;教学基本要求; 2.1.1 逻辑代数的基本定律和恒等式;2.1 逻辑代数; 1、基本公式; 2、常用公式;3、基本公式的证明; 2.1.2 逻辑代数的基本规则 ;2. 反演规则:;例:试求 的非函数。;例: 逻辑函数 的对偶式为; 2.1.3 逻辑函数的代数法化简;“或-与”表达式;2、逻辑函数的化简方法; 2.1.3 逻辑函数的代数法化简; 2.1.3 逻辑函数的代数法化简;吸收; 2.1.3 逻辑函数的代数法化简; 2.1.3 逻辑函数的代数法化简; 2.1.3 逻辑函数的代数法化简;(4)消项法; 2.1.3 逻辑函数的代数法化简; 2.1.3 逻辑函数的代数法化简; 2.1.3 逻辑函数的代数法化简; 2.1.3 逻辑函数的代数法化简;例2.1.7 化简 ; 例2.1.8 已知逻辑函数表达式为;例2.1.9 试对逻辑函数表达式;3、逻辑函数的最简与—或表达式;3、逻辑函数的最简与—或表达式;3、逻辑函数的最简与—或表达式;3、逻辑函数的最简与—或表达式;3、逻辑函数的最简与—或表达式;3、逻辑函数的最简与—或表达式;3、逻辑函数的最简与—或表达式;;3、逻辑函数的最简与—或表达式;;吸收;例 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或式。;例 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或式。;例 用真值表证明下列等式:;例 用真值表证明下列等式:;作业;2.2 逻辑函数的卡诺图化简法;1.逻辑代数与普通代数的公式易混淆,化简过程要求对所 有公式熟练掌握; 2.代数法化简无一套完善的方法可循,它依赖于人的经验 和灵活性; 3.用这种化简方法技巧强,较难掌握。特别是对代数化简 后得到的逻辑表达式是否是最简式判断有一定困难。 卡诺图法可以比较简便地得到最简的逻辑表达式。; n个变量X1, X2, …, Xn的最小项是n个因子的乘积,每个变量 都以它的原变量或非变量的形式在乘积项中出现,且仅出 现一次。一般n个变量的最小项应有2n个。 ;三个变量的所有最小项的真值表 ;3、最小项的编号 ; 2.2.2 逻辑函数的最小项表达式 ; 例2 将 ;2.2.3 用卡诺图表示逻辑函数;B;3. 已知逻辑函数画卡诺图;( 1)根据状态表画出卡诺图;(2)根据逻辑式画出卡诺图;A;???2 画出下式的卡诺图; 2.2.4 用卡诺图化简逻辑函数 ;2、化简的步骤;画包围圈时应遵循的原则: ;1;1; 每个圈至少包括一个没有被圈过的1;; 在所圈的最小项中,变量取值全是0的,在表达式中以反变量的形式出现;变量取值全是1的,在表达式中以原变量的形式出现;变量取值既有0也有1的,在表达式中不出现。;;A;A;00;解:;例 :用卡诺图法化简下列逻辑函数;0;2.2.5 含无关项的逻辑函数及其化简;例: 要求设计一个逻辑电路,能够判断一位十进制数是奇数还是偶数,当十进制数为奇数时,电路输出为1,当十进制数为偶数时,电路输出为0。; 2.3.1 Verilog语言的基本语法规则 2.3.2 变量的数据类型 2.3.3 Verilog程序的基本结构 2.3.4 逻辑功能的仿真与测试;硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言.它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,复杂数字逻辑系统所的逻辑功能。HDL是高层次自动化设计的起点和基础.; ;2.3.1 Verilog语言的基本语法规则 ;为了表示数字逻辑电路的逻辑状态,Verilog语言规定了 4种基本的逻辑值。 ;5.常量及其表示;2.3.2 变量的数据类型;寄存器型变量对应的是具有状态保持作用的电等路元件,如触发器寄存器。寄存器型变量只能在initial或always内部被赋值。;2、每个模块先要进行端口的定义,并说明输入(input)和输出 (output),然后对模块功能进行描述。;模块定义的一般语法结构如下:;端口类型说明;2.3.4 逻辑功能的仿真与测试

文档评论(0)

wuyoujun92 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档