DSP_03CPU与存储器.ppt

第三章 总线、CPU结构及存贮的配置;§ 3.1 中央处理单元 中央处理单元 CPU 辅助寄存器算术单元 输入比例部分(输入定标单元) 中央处理单元 中央算术逻辑运算部分 乘法器部分 ①CPU的任务是从程序读总线(PRDB)或数据读总线(DRDB)获取数据 ②经过加、 乘、 移位等运算 ③再经数据写总线(DWEB)将结果送出;移位器(32位);(1) 输入定标移位器: ① 完成数据的移位和扩展,以便与32位的CALU格式对齐. ② 来自DRDB的立即数(立即寻址),或PRDB总线上的指令操作 数与CALU中的数据匹配. ③ 将输入左移0-16位.移位次数由指令给出或由TRGE(临时寄存器) 的低四位给出 (直接寻址) (间接寻址). ④ 符号扩展 二进制数以二进制有符号数的补码表示,由状态 寄存器ST1中的SXM位决定SXM=0 不扩展 SXM=1 扩展;; (3) 中央算术逻辑单元 32位CALU 32位ACC 32位输出移位器 两个输入来自累加器和移位器或乘积移位器 实现 加 减 与 或 位测试 输出移位器拷贝累加的内容 并进行移位(0-7) 高16位或低16位送数据存贮器中;§ 3.2 辅助寄存器算术单元 CPU中还有一个辅助寄存器算术单元ARAU 主要功能是与中央处理单元并行工作，对8个辅助寄存器(AR0-AR7) 进行算术运算 8个辅助寄存器为DSP提供间接寻址方式，由状态寄存器的ARP(STO) 决定，称ARP为辅助寄存器 (AR0-AR7)的内容(16位)为要访问的数据存贮器地址 ; ARAU完成以下运算: 1.辅助寄存器内容+1/-1 或增/减一个变址量(间接寻址指令决定) 2.增/减一常数(指令字的低8位决定) 3.AR0与当前AR相比较，比较结果经数据写数据总线(DWEB)送到ST1 的测试/控制位(TC) ARAU的其它用途 1.通过CMPR指令 AR与AR0作为测试条件，支持分支 调用 返回 2.作为软件计数器 进行加/减 3.作为暂时寄存器，暂存数据。使用LAR装载数据，用SAR送数据存储器 ARAU的运算通常在译码阶段进行 为能在下条指令译码这前产生地址;数据读总线(DRDB);§ 3.3 状态寄存器 DSP有两个状态寄存ST0和ST1 可用专用指令LST和SST保存和装载至存贮器;OVM： 溢出方式：OVM=0时，ACC正常溢出，OVM=1时， ACC溢出时置为最大正值7FFFFFFF或最大负 INTM：中断方式： 0：使能中断 1：屏蔽中断 不受LST指令影响， 复位时为1 对RS、 NM1无效。 DP： 数据存贮器页面指针，形成直接寻址的页地址（高9位）。 CNF： DARAM配置方式： O：DARAM配置为数据空间。1：DARAM配置为程序空间，复位为0 TC： 测试/控制标志： 测试位=1 则TC=1，条件为真。复位时=0 SXM： 符号扩展位： SXM=1符号扩展，SXM=0符号不扩展。复位为=1 C： 进位位，加法时有进位C=1，减法时没有借位时C=1，复位时C=1 XF： 引脚状态位，复位时XF=1 PM： 乘积移位模式，复位时清0;§ 3.4 存贮器与I/O空间 TMS320LF240X系列为增强的哈佛结构，由三组总线并行访问多个存贮空间 程序地址总线 PAB 数据读地址总线 DRAB 数据写地址总线 DWAB DSP采用独立的程序存贮器、数据存贮器和I/O空间 即可以有相同的地址，访问通过不同的控制线来区分，其中数据分为局部空间和全局空间（局部数据存贮器，全局数据存贮器，受全局存贮器分配寄存器（GREG）的控制，240T保留GREG） 4个独立的选择空间 64K字程序空间： 指令及执行指令时需要的数据 64K字局部数据空间 （240T为片内32K字0000-7FFFH） 32K字全局数据空间 （片外32K字8000H-FFFFH）（2407保留） 64K