数字密码FPGA课程设计报告.docVIP

西安邮电学院 FPGA课程设计报告 题 目： 数字密码锁 院 系： 专业班级： 学生姓名： 导师姓名： 起止时间： 至 2012年 9 月 21 日 FPGA课程设计报告提纲 任务 设计一个简单的数字密码锁，假设预设密码为4位数：0000，当输入正确时输出为1、输入错误时输出为0。同时输出输入的次数，当3次以上输入错误时，输出一个超告警信号，即使第四、五次输入正确也输出告警信号。 目的 通过学习FPGA技术，应用于实践当中，掌握FPGA数字电路系统的开发流程，并且在自己的实践设计中熟练这门技术，同时排除和解决开发中遇到的问题，用Verilog语言编写设计所需要的实现的功能。 使用环境 (软件/硬件环境，设备等) 功能仿真和后仿真采用第三方验证工具（Modelsim），综合与布局布线工具为：Quartus II。 FPGA课程设计详细内容 4.1 技术规范 功能定义 具体功能如下： （1）、用户初次使用，可按下am_en键进行密码设置。 （2）、开锁时一次完整的输入密码，当输入的密码与设置的密码相同时密码锁打开，即lockopen为高电平，连接的绿灯亮；否则密码锁关闭，即warn_en为高电平，连接的红灯亮。 （3）、当输入错误的次数3时，密码锁强制自动关闭。 二、引脚定义 Inputrst复位信号高电平有效Inputam_en密码设置键高电平有效Inputcipher_in [3:0]密码输入InputEnter确定键高电平有效OutputReturn清除键高电平有效Outputwarn_en密码错误或输入次3高电平有效 4.2 设计方案 总体设计 密码设置或修改模块 用户初次使用密码锁时可通过按am_en键进行密码设置，先输入初始密码0000，则进入密码设置，高电平有效。密码是十进制的四位数字密码。 以后修改密码时，按am_en键，然后输入旧密码，正确时方可进入密码设置选项，否则重新开始。 输入旧密码 密码正确 Y N 存储密码 输入新密码 按am_en键 密码输入模块 开锁时，一次完整输入密码后，按下enter键进行密码验证，高电平有效，看输入的数字是否等于原密码的值，密码正确时开锁，否则关闭。 当输入有误时，按下return键，清除输入的数字，重新输入 密码输入次数计数模块 开始时count=0，当输入密码按下enter键时且密码错误时count+1，当conut3时，密码锁强制自动关闭。当输入的密码正确时，count不计数。 显示模块 当密码输入正确时，lockopen为高电平，绿色发光二极管灯亮，当密码输入错误时或者当count3时，warn_en为高电平，红色发光二极管灯亮。 输入密码 密码正确 N+1 N3 红灯亮 开锁 Y Y N N 绿灯亮 总体设计图 4.3 功能验证方案 一、密码输入验证 如图所示，输入密码时，当第一次输入错误，第二次输入密码正确时，计数器count计数为2，验证正确 二、密码修改验证 如图黄线后边仿真的验证，当更改密码时，需先使am_en为高电平时，方可更改密码，输入旧密码，然后输入新密码，再次验证新密码，验证正确 4.4 电路设计源代码，功能仿真激励源代码及功能仿真结果报告 设计源代码 module latch(cipher_in,count,warn_en,rst,am_en); input rst,am_en;//am_en?????????? input [3:0]cipher_in; output warn_en; output[1:0]count; reg warn_en; reg[1:0]state,state_out; reg[1:0]count;//???????????? reg[3:0]amend_cipher; parameter s0=2b00, s1=2b01, s2=2b10, s3=2b11; integer i;//?????? always@(cipher_in or posedge rst)//????? if(rst) begin state=0; warn_en=0; count=0; amend_cipher=0; i=0; end else if(!am_en) begin //???? case(state_out) s0