DSP原理及应用_总复习教程.ppt

;数字信号处理器;数字信号处理理论（Digital Signal Processing） 频谱分析 、数字滤波器设计 、自适应信号处理 、信号压缩 、信号建模 …… 数字信号处理器 (Digital Signal Processor) 专门针对数字信号的数学运算需要而设计开发的一类集成电路芯片;1.2.1、 DSP芯片的主要结构特点 （1）哈佛结构 （2）专用的硬件乘法器 （3）流水线操作 （4）特殊的DSP指令 （5）快速的指令周期;中央处理器的体系架构可以分为：冯?诺依曼结构和哈佛结构?。;指令流的定时关系;1.2.2、 DSP芯片的发展;1.2.3、 DSP芯片的分类及主要技术指标;1.2.5 DSP芯片的选择;1.3.1 DSP系统的构成;数字信号处理与模拟信号处理方式的比较;1.3.2 DSP系统的设计过程;外部引脚及功能;;‘28x DSP内部结构; TMS320F2812芯片的封装方式有两大类： 179引脚的GHH球形网格阵列BGA封装（Ball Grid Array）； 176引脚的LQFP封装（Low-profile Quad）。;内部总线结构; TMS320F28x DSP处理器有两个独立的存储空间，即片内存储器和外部存储器，存储器的各个区块都统一映射到程序空间和数据空间，并且划分为如下几部分 : 1）程序/数据存储器:SARAM、ROM、Flash 2）CPU的中断向量：保留了64个地址作为CPU的32个中断向量； 3）保留区：某些地址被保留作为CPU的仿真寄存器使用。 ;内部存储空间包括：;外部接口分为5个区域： XINTF区域0、1、2、6和7。当片内存储资源部够时，外部存储器可以通过外部接口XINTF来扩展;XINTF接口信号;XINTF寄存器 ;CMD文件 ;MEMORY指令;CPU定时器;‘28x系列DSP时钟和系统控制电路包括振荡器、锁相环、看门狗和工作模式选择等； 锁相环和振荡器的作用是为DSP芯片中的CPU及相关外设提供可编程的时钟 ； 芯片内部的外设分为高速外设和低速外设，可以设置不同的工作频率； 看门狗模块用于监控程序的运行状态，它是提高系统可靠性的重要环节 。 ;锁相环单元PLL ;PLL禁止，系统时钟等于XCLKIN； PLL旁路（上电时默认配置， PLLCR寄存器为零）， 系统 时钟等于XCLKIN/2 PLL使能（PLLCR寄存器中有一个非零值n），系统时钟 等于XCLKIN的（n/2）倍 ;看门狗单元，又称为看门狗定时器WatchDog Timer（WDT），其本质是一个定时器电路； 若使能看门狗单元，则在系统运行时，看门狗定时器自动计数；如果不能定时清除看门狗计数器（俗称“喂狗”，或“踢狗”Kick Dog），那么看门狗定时器就会溢出从而引起看门狗中断，强行系统复位。 看门狗单元可以防止系统程序发生死循环（俗称“程序跑飞”），监测软件和硬件的运行状态，从而提高系统的可靠性。; 28XDSP芯片的看门狗计数器WDCNTR为8位，计数器达到最大值28-1=255 时，看门狗模块输出一个DSP系统复位脉冲 。 喂狗操作：在看门狗计数器达到最大值之前向看门狗复位密钥寄存器WDKEY先后写入0x55和0xAA，则看门狗计数器清零，并自动开始下一轮的递增计数；写入其他任何数据都会引起DSP系统复位。 ;CPU定时器用于精确定时控制。 TMS320F2812内部有3个CPU定时器； 均为32位的递减计数器； 定时器以系统时钟SYSCLKOUT作为定时时钟； CPU-Timer 0可以在用户程序中使用； CPU-Timer 1 和CPU-Timer2留给实时操作系统使用 。 ;定时器结构框图 ;CPU定时器的中断周期值;;‘28x中断源; PIE中断扩展 ;PIE中断工作原理（以外设中断为例） ;PIE级中断;软件开发流程和工具;软件开发流程和工具;编辑、汇编和链接过程 ;1 )工程项目的创建 2 ) 工程项目的编译和构建 3 ) 工程项目的调试 ;1)工程项目的创建;2)工程项目的编译和构建;3)工程项目的调试; GPIO寄存器;‘28xDSP的通用输入输出引脚GPIO 多为复用引脚，由复用功能选择寄存器GPxMUX选择具体功能，可以将引脚设定为外设IO ，也可以设定为通用输入输出引脚（数字量IO）； 功能控制寄存器： GPxMUX、 GPxDIR、GPxQUAL 数据寄存器（对数字量I/O进行操作）： GPxSET寄存器设置每个引脚为高电平； GPxCLEAR清除每个引脚信号； GPxTOGGLE反转触发每个引脚信