原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
第五讲数字系统设计原则与设计实例选编
第五讲 数字系统设计原则与设计实例 ;硬件原则;硬件原则;面积和速度的平衡与互换原则;同步设计原则;同步设计原则;同步系统时钟的规划;全局时钟;时钟偏移;不可靠门控时钟例;不可靠的门控时钟转换为全局时钟;行波时钟;多时钟域系统;CLK1频率小于CLK2的情况;CLK1频率大于CLK2的情况;多时钟域的其它情况;一种时钟域合并方法;一种时钟域合并方法;同步系统复位的规划;自顶向下设计原则;自顶向下设计－系统设计规范;自顶向下设计－系统设计;自顶向下设计－模块设计;自顶向下设计－系统级仿真与实现;设计实例:自动交通控制系统;系统设计－设计分析;系统设计－模块划分与结构框图;系统设计－顶层设计;系统设计－顶层模块设计;系统设计－系统测试方案;系统设计－实验板信号定义;模块设计－ TR_ctl模块设计;模块设计－ clock_cnt模块设计;模块设计－ disp_ctl模块设计;模块设计－ TR_ctl的HDL描???;模块设计－ TR_ctl的HDL描述续1;模块设计－ TR_ctl的HDL描述续2;模块设计－ clock_cnt的HDL描述;模块设计－ disp_ctl的HDL描述;系统级仿真与实现－功能仿真验证;系统级仿真与实现－实现结果报告;本讲要点;实验要求;实验要求
文档评论（0）