第4章_清华大学出版社第5版阎石.pptVIP

《数字电子技术基础》（第五版）教学课件清华大学 阎石 王红;第四章 组合逻辑电路;4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 ;二、逻辑功能的描述 ;一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计 ;设计举例：;设计举例：;设计举例：;4.3 若干常用组合逻辑电路;一、普通编码器;利用无关项化简，得：;二、优先编码器;低电平 ;选通信号;附加输出信号;输 入;;控制端扩展功能举例：;;;;三、二-十进制优先编码器;;4.3.2 译码器;真值表 逻辑表达式：;集成译码器实例：74HC138;74HC138的功能表：;利用附加控制端进行扩展 例： 用74HC138（3线—8线译码器） 4线—16线译码器;;二、二—十进制译码器;三、用译码器设计组合逻辑电路;2. 举例;四、显示译码器;2. BCD七段字符显示译码器 （代码转换器）7448 ;真值表 卡诺图;BCD－七段显示译码器7448的逻辑图;7448的附加控制信号：（1）;7448的附加控制信号：（2）;7448的附加控制信号：（3）;例：利用 和 的配合，实现多位显示系统的灭零控制 ;4.3.3 数据选择器 一、工作原理;;例：用两个“四选一”接成“八选一”;二、用数据选择器设计组合电路;例如：;4.3.4 加法器;2. 全加器：将两个1位二进制数及来自低位的进位相加;二、多位加法器;2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。;三、用加法器设计组合电路;思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ?;4.3.5 数值比较器;二、多位数值比较器;2. 集成电路CC14585 实现4位二进制数的比较;3. 比较两个8位二进制数的大小;4.4 组合逻辑??路中的竞争-冒险现象;三、2线—4线译码器中的竞争-冒险现象 ;4.4.2 * 略 4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。;三、修改逻辑设计 例： ;4.5用multisim分析组合逻辑电路 例:用mulitisim分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。