触发器及时序逻辑电路设计.pptVIP

下载本文档

7
0
约1.09千字
约 99页
2017-04-27 发布于北京
举报
版权申诉

触发器及时序逻辑电路设计.ppt

1、本文档共99页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

触发器及时序逻辑电路设计

2010年“金蓝领”培训;培训内容;第一节触发器;;触发器是构成时序逻辑电路的基本逻辑部件。 ? 它有两个稳定的状态：0状态和1状态； ? 在不同的输入情况下，它可以被置成0状态或1状态； ? 当输入信号消失后，所置成的状态能够保持不变。;一、基本RS触发器;工作原理;0;1;0;特性表（真值表）;次态Qn+1的卡诺图;状态图;波形图;基本RS触发器的特点;集成基本RS触发器;二、同步触发器;特性表;主要特点;2、同步JK触发器;特性表;状态图;3、同步D触发器（D锁存器）;状态图;集成同步D触发器;三、主从触发器;0;逻辑符号;2、主从JK触发器;特性表;电路特点;带清零端和预置端的主从JK触发器;带清零端和预置端的主从JK触发器的逻辑符号;集成主从JK触发器;与输入主从JK触发器的逻辑符号;四、边沿触发器;下降沿时刻有效;逻辑符号;集成边沿D触发器;2、边沿JK触发器;边沿JK触发器的逻辑符号;集成边沿JK触发器;五、不同类型触发器之间的转换;1、将JK触发器转换为RS、D、T和T＇触发器;比较，得：;JK触发器→D触发器;JK触发器→T触发器;T触发器特性方程：;状态图;JK触发器→T＇触发器;T ＇触发器特性方程：;状态图;2、将D触发器转换为JK、T和T＇触发器;D触发器→T触发器;D触发器→T＇触发器;本节小结：;触发器的逻辑功能比较;第二节时序逻辑电路的分析与设计方法;3.2.1 时序逻辑电路概述;2、时序电路逻辑功能的表示方法;3、时序电路的分类;电路图;例;2;3;4;5;例;2;3;4;本节小结：;第三节计数器;在数字电路中，能够记忆输入脉冲个数的电路称为计数器。;一、二进制计数器;时序图;电路图;4位集成二进制同步加法计数器74LS161/163;双4位集成二进制同步加法计数器CC4520;4位集成二进制同步可逆计数器74LS191;4位集成二进制同步可逆计数器74LS193;选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。;状态方程;电路图;十进制同步减法计数器;状态方程;比较，得驱动方程：; N进制计数器;用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。;4、计数器容量的扩展;本节小结：;P356 维修电工技师培训教材;P356 维修电工技师培训教材;P356 维修电工技师培训教材;P356 维修电工技师培训教材;P356 维??电工技师培训教材;在数字电路中，用来存放二进制数据或代码的电路称为寄存器。;基本寄存器;本节小结：