5锁存器及触发器.pptVIP

5 锁存器和触发器;教学基本要求;1、时序逻辑电路与锁存器、触发器：;2、锁存器与触发器;5.1 双稳态存储单元电路;5.1 双稳态存储单元电路;反馈;2、数字逻辑分析;3. 模拟特性分析;5.2.1 SR 锁存器;5.2.1 SR 锁存器;1) 工作原理;无论初态Q n为0或1，锁存器的次态为为1态。 信号消失后新的状态将被记忆下来。;无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。;1;3）工作波形;4）用与非门构成的基本SR锁存器;电路组成和逻辑符号;工作原理;0;0 1;0; 例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。 ;Date;2. 逻辑门控SR锁存器;3、工作原理;的波形。 ;CP＝0时，锁存器保持原来状态不变。;5.2.2 D 锁存器;;2. 传输门控D锁存器;(c) 工作波形;3. D锁存器的动态特性;74HC/HCT373 八D锁存器;74HC/HCT373的功能表 ;5.3 触发器的电路结构和工作原理;5.3 触发器的电路结构和工作原理; 触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。根据电路结构的不同特点，触发器可以分为主从触发器和边沿触发器。根据逻辑功能的不同，触发器也可分为RS触发器、JK触发器、D触发器、T触发器和T触发器。 触发器逻辑功能的描述可有以下几种表示方法：状态表（功能表）、特性方程、激励表、状态转换图、工作时序图(时间波形图)以及HDL语言描述。 ;5.3 触发器的电路结构和工作原理;2. 由传输门组成的CMOS边沿D触发器 ;工作原理：;3、主从结构RS触发器简化电路;。; 74HC/HCT74的功能表;5.3.2 维持阻塞触发器;4;4;4;2. 典型集成电路-----74LS74 ;5.3.3 主从结构JK触发器;（1）J=0、K=0。设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在CP=1时主触发器保持0状态不变；当CP从1变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。如果触发器的初始状态为1，当CP从1变0时，触发器则保持1状态不变。可见不论触发器原来的状态如何，当J=K=0时，触发器的状态均保持不变。;（2）J=0、K=1。设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在CP=1时主触发器保持0状态不变；当CP从1变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。如果触发器的初始状态为1，则由于R1=1、S1=0，在CP=1时将主触发器翻转为0状态；当CP从1变0时，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当J=0、K=1时，输入时钟脉冲CP后，触发器的状态均为0状态。;（3）J=1、K=0。设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在CP=1时主触发器翻转为1状态；当CP从1变0时，由于从触发器的R2=0、S2=1，翻转为1状态。如果触发器的初始状态为1，则由于R1=0、S1=0，在CP=1时主触发器状态保持1状态不变；当CP从1变0时，由于从触发器的R2=0、S2=1，从触发器状态也状态保持1状态不变。可见不论触发器原来的状态如何，当J=1、K=0时，输入时钟脉冲CP后，触发器的状态均为1状态。;（4）J=1、K=1。设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在CP=1时主触发器翻转为1状态；当CP从1变0时，由于从触发器的R2=0、S2=1，翻转为1状态。如果触发器的初始状态为1，则由于R1=1、S1=0，在CP=1时将主触发器翻转为0状态；当CP从1变0时，由于从触发器的R2=1、S2=0，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当J=1、K=1时，输入时钟脉冲CP后，触发器的状态必定与原来的状态相反。由于每来一个时钟脉冲CP触发器状态翻转一次，所以这种情况下的JK触发器具有计数功能。;5.3.4 触发器的动态特性;保持时间tH ：保证D状态可靠地传送到Q;5.4.1 D 触发器 ;5.4 触发器的逻辑功能;5.4.1 D 触发器 ;3.状态转换图; 例5.4.1 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。;5.4.3 T触发器 ;4. T′触发器;5.4.4 SR 触发器 ;5.3.4 D触发器功能的转换;2. D 触发器构成 T 触发器;3. D 触发器构成 T 触发器;?锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触