频率合成大作业汇.docVIP

频率合成大作业 ? 姓名：徐少雄 学号一、查阅资料分析锁相环噪声产生的原因及DDS杂散产生的原因及各自的抑制方法。 1、锁相环系统的相位噪声分析? （1） 锁相环主要有分频器、鉴相器、振荡器等基本电路组成，他们都会不同程度地引入噪声 到锁相环系统中。 ? 晶体振荡器等效电路中的放大器固有噪声功率FKTB经放大器后通过带宽为B的晶体 滤波器与信号功率P一起加到输入端，0m形成相位噪声，为放大器输出端的基底噪声。 压控振荡器VCO)?的影响对环路具有高通特性，对较低的频率分量环路有很强的抑制作用，高于Wn的相位噪声分量将全部输出。因此频率合成器远端的相位??噪声主要决定于VCO的传递函数。 影响相位噪声的另一个重要因素是环路滤波器。环路滤波器对最终性能有很大影响，这是因为它决定拐点频率(?在拐点频率处来自电路不同部分的噪声开始影响输出)。在环路带宽内，鉴相器强迫VCO跟踪参考频率，将参考频率源的相位噪声带到VCO上。由于鉴相器噪声基底通常比参考频率源的相位噪声高,因此这一过程受到鉴相器噪声基底的支配。由于补偿频率高于环路带宽，环路就不能很好的跟踪参考频率，总的相位噪声等于?V?C?O的相位噪声,因此要将环路带宽设置在鉴相器噪声基底与VCO自由振荡时相位噪声的交叉点上。过宽和过窄的环路带宽虽然对VCO的相位噪声有一定的改善，但不能很好地提高PLL的相位噪声性能。 电源引起的相位噪声主要来源于电源变压器及整流后的纹波电压，它们都通过某种方式对基准信号进行调制，尤其对晶振的调制，而形成相位噪声，这种噪声都属于近端干扰噪声，将由环路全部转移到输出端输出。 （2）降低锁相环噪声的方法 针对不同类型的锁相环,有很多不同的方法来降低环内的噪声。对于有分频器的锁相环路来说,减小环路中分频器的分频比,就可以降低环路带宽内由鉴相器和基准源所引起的噪声。 对于减小鉴相器对锁相环的噪声贡献,可以采取以下措施:a.增大Kd,可以抑制鉴相器引入的噪声,提高环路的边带抑制能力;b.提高鉴相频率fr,降低鉴相输入信号幅度;c.选择合适的窄带环路,即减小环路滤波器的固有频率和阻尼系数。 降低系统的相位噪声还要选择合适的环路带宽。环路对带内噪声呈低通过滤特性,故希望环路带宽fc越窄越好;但环路对VCO呈高通过滤特性,所以又希望环路带宽fc越宽越好。为了使两种类型的噪声都得到合理的抑制,可以选择环路带宽fc在两种噪声源谱密度线的交叉点附近,这样在理论上就可以达到最佳的状态,。但是考虑到晶振噪声实际上会恶化一些,所以实际带宽要比交叉点带宽略小一些。 除了在系统方面改善相位噪声外,也可以通过完善局部电路的方法改善噪声性能:选择具有最佳相位噪声的基准振荡源;选择具有良好的耦合的振荡器,并增大振荡器的功率电平,以改善其信噪比;保证调谐电路的负载Q值尽可能的高,使振荡器工作在最佳状态,来改善选择性能。 2、DDS输出信号杂散产生的原因 （1）实际DDS的输出频谱总是含有杂散频谱,其杂散的来源主要有以下3个方面: a)相位截断误差。在应用中,通常要求DDS有较高的频率分辨率,由Δf=fc/2^N可知,必须使DDS的相位累加器有较大的位数,如常用的N=32,48。由于受存储器的容量和成本的限制,要实现存储量达到2^N的ROM查找表存在相当大的难度。考虑到正弦函数的对称性,可以只存储1/4周期的值,但仍需要2^N/4的存储量,在这种情况下,通常采用的方法是将相码的低B位舍去,只留下高A位去寻址ROM,这样就会引起相位信息的损失,形成相位截断误差,这是DDS的主要误差来源。 b)幅度量化误差。由于sin值是无限精度的,需要用无限位二进制代码才能精确表示,但实际DDS考虑到ROM的存储量、功耗以及DAC的分辨率等因素,ROM中只存储了sin值中的有限位作为ROM的输出,这就引入了幅度量化误差。 c)DAC非线性误差:实际DAC只有有限位输入(即分辨率有限),通常为8、10、12、14位等,另外DAC存在比较严重的非线性特性(包括积分非线性、微分非线性、DAC转换过程中存在尖峰电流以及转换速度有限等),所有这些都将导致DDS的输出信号增加量的杂散,这也是DDS的主要杂散源之一。 此外,引起DDS频谱杂散指标恶化的还有以下几个方面:外来电磁干扰、电源引起的噪声干扰、系统参考时钟泄漏等,这些方面为DDS非固有杂散,可通过优化系统设计等加以克服。 （2）DDS杂散的抑制方法 a相位截断杂散的抑制 目前常用的方法是抖动注入法,将原来有规律的杂散分量转换为随机的相位噪声,杂散信号能量被均匀分布到2