第十讲 有限状态机[moore型]的设计.pptVIP

第 10 讲 有限状态机(moore型) 设计;教 学 目 的;1 什么是状态机 ？;2 为什么使用状态机;3 状态机分类;用户定义的数据类型——枚举;用户定义的数据类型——枚举;4 Moore型状态机设计方法;4 Moore型状态机设计方法;例：设计一个序列检测器。要求检测器连续收到串行码{1101}后，输出检测标志1，否则输出0。; （1） 分析设计要求，列出全部可能状态: 未收到一个有效位（0）　 ：S0 收到一个有效位（1） ：S1 连续收到两个有效位（11） ：S2 连续收到三个有效位（110） ：S3  连续收到四个有效位（1101） ：S4;（2） 状态转移图: ;4 Moore型状态机设计方法; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY moore IS PORT（ clk, data：IN STD_LOGIC; zo :OUT STD_LOGIC); END moore; ;ARCHITECTURE a OF moore IS TYPE STATE IS (S0,S1,S2,S3,S4); SIGNAL pstate :STATE; BEGIN PROCESS(clk) BEGIN IF (clk’EVENT AND clk=‘1’) THEN CASE pstate is WHEN S0= IF data=‘1’ THEN pstate=S1; ELSE pstate=S0; END IF; WHEN S1= IF data=‘1’ THEN pstate=S2; ELSE pstate=S0; END IF; WHEN S2= IF data=‘0’ THEN pstate=S3; ELSE pstate=S2; END IF; WHEN S3= IF data=‘1’ THEN pstate=S4; ELSE pstate=S0; END IF; WHEN S4= IF data=‘1’ THEN pstate=S1; ELSE pstate=S0; END IF; END CASE; END IF; END PROCESS; zo=‘1’ WHEN pstate=s4 ELSE ‘0’; END a; ;4 Moore型状态机设计方法;4 Moore型状态机设计方法;4 Moore型状态机设计方法; 画出状态转移图: ; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY jtd IS PORT（ clk：IN STD_LOGIC; ZO:OUT STD_LOGIC_VECTOR(5 DOWNTO 0)); END jtd; ; ZO=“010100” WHEN pstate=s0 ELSE “001100” WHEN pstate=s1 ELSE “100010” WHEN pstate=s2 ELSE “100001”; END a; ;小 结