05章-硅、锗晶体中的杂质和缺陷选读.ppt

第4章 硅、锗晶体中的杂质和缺陷;理想半导体： 1、原子严格周期性排列，具有完整的晶格结构。 2、晶体中无杂质，无缺陷。 3、电子在周期场中作共有化运动，形成允带和禁带——电子能量只能处在允带中的能级上，禁带中无能级。 ?本征半导体——晶体具有完整的（完美的）晶格结构，无任何杂质和缺陷。由本征激发提供载流子。;实际半导体： 1、总是有杂质、缺陷，使周期场破坏，在杂质或缺陷周围引起局部性的量子态——对应的能级常常处在禁带中，对半导体的性质起着决定性的影响。 2、杂质电离提供载流子。 ;一、杂质存在的方式 ;(2) 替位式→杂质占据格点位置。大小接近、电子壳层结构相近;1. VA族的替位杂质——施主杂质;电离时，P原子能够提供导电电子并形成正电中心，——施主杂质。;;;在Si中掺入B;;;施主和受主浓度：ND、NA;;N型半导体 特征：;P型半导体价带空穴数由受主决定，半导体导电的载流子主要是空穴。空穴为多子，电子为少子。;杂质向导带和价带提供电子和空穴的过程（电子从施主能级向导带的跃迁或空穴从受主能级向价带的跃迁）称为杂质电离或杂质激发。具有杂质激发的半导体称为杂质半导体 ;施主向导带提供的载流子 =1016～1017/cm3 》 本征载流子浓度;上述杂质的特点：;;Ec;(3) ND≈NA;深杂质能级;例：在Ge中掺Au 可产生3个受主能级，1个施主能级;1. Au失去一个电子—施主;Ec;3.Au获得第二个电子;4.Au获得第三个电子;深能级杂质特点： 不容易电离，对载流子浓度影响不大； 一般会产生多重能级，甚至既产生施主能级也产生受主能级。 能起到复合中心作用，使少数载流子寿命降低。;杂质能级 杂质对硅、锗电学性质的影响与杂质的类型和它们的能级在禁带中的位置等有关。 硅、锗中的杂质大致可分为两类：一类是周期表中Ⅲ族或V族杂质，它们的电离能低，对材料的电导率影响大，起受主或施主的作用。浅能级杂质 另一类杂质是周期表中除Ⅲ族和V族以外的杂质，特别是I副族和过渡金属元素，它们的电离能大，对材料的导电性质影响较小，主要起复合中心或陷阱的作用。深能级杂质;4.1.2 杂质对材料性能的影响;2．杂质对材料电阻率的影响;在有杂质补偿的情况下，电阻率主要由有效杂质浓度决定。 总的杂质浓度NI=NA+ND也会对材料的电阻率产生影响，因为当杂质浓度很大时，杂质对载流子的散射作用会大大降低其迁移率。 例如，在硅中Ⅲ、V族杂质，当N1016cm-3时，对室温迁移率就有显著的影响，这时需要用实验方法(Hall法)来测定材料的电阻率与载流子浓度。 ;在室温下(300K)硅、锗的电阻率值随施主或受主浓度的变化关系。;3．杂质对非平衡载流子寿命的影响;4-2 硅、锗晶体的掺杂;4-2-1 直接硅单晶中杂质的掺入 一、掺杂量的计算 1、只考虑杂质分凝时的掺杂 材料的电阻率ρ与杂质浓度CS有如下关系： 　ρ＝1/CSeμ　　（4－3）μ为电子（或空穴）迁移率 正常凝固的杂质分布为 　　　CS=KC0(1-g)K-1　　　　　　　　（4－4） 将4－3代入4－4式可算出在拉单晶时，拉出的单晶的某一位置g处的电阻率与原来杂质浓度的关系：;如果要拉w克锗，所需要加入的杂质量m为： ;;一般都不采用直接加入杂质的办法，而是把杂质与锗(硅)先做成合金，(称之为母合金)，拉单晶时再掺入，这样可以比较准确的控制掺杂量。 课本例2 有锗W(g)，拉制g处电阻率为ρ的单晶，应加入杂质浓度为Cm的母合金量为多少？ （设原料锗中杂质量远小于合金中杂质的量） 解：因为杂质在母合金中的总数和在熔体中的总数相等。;又因为： d(母合金密度)≈d(锗密度)， M合金的质量一般很小 W锗+M合金≈W锗;母合金可以是单晶(或多晶)，通常在单晶炉内掺杂拉制，测量单晶电阻率后，将电阻率曲线较平直部分依次切成0.35～0.40mm厚的片，再测其电阻率，清洗后编组包装顺次使用。 母合金中杂质的含量用母合金浓度(cm-3)来表示，其大小可通过试拉单晶头部电阻率求出。其公式为： 试拉单晶重×单晶头部杂质浓度=掺杂母合金量×母合金浓度×K(杂质的分凝系数) 单晶头部浓度由ρ—N曲线查得。;2、考虑坩埚污染及蒸发的掺杂 (1) 坩埚污染;二、实际生产中的近似估算;②确定熔体中的来源于原料和坩埚的杂质浓度CL1;④求熔体中实际杂质浓度CL 考虑原料与坩埚引入杂质的影响(杂质补偿)，在拉制电阻率ρ上～ ρ下范围单晶时，实际杂质浓度应为 CL=CL2-CL1 (试拉单晶为同型) CL=CL2+CL1(试拉单晶为不同型);⑤考虑杂质的蒸发作用，最初加入杂质后，熔硅内杂质浓度应为 ;⑥ 确定需加入母合金质量