RF讲座三(PLL频率合成技术探究.pptVIP

;一、频率合成技术概述;一、频率合成技术概述;1.1 频率合成器的作用;1.2 频率合成器的分类;1.3 频率合成器的主要技术指标;频率稳定度指：在规定的观测时间内，合成器输出频率偏离标称值的程度。一般用偏离值与输出频率的相对值来表示。 频率准确度指：实际工作频率与标称频率值之差，又称频率误差。;5. 频谱纯度;二、PLL基本原理;2.1 锁相环路基本组成;2.2 锁相环路的基本工作原理;2.3 锁相环路的捕捉与跟踪;当 wi 从低频至 高频缓慢变化时;在锁定（同步）状态下，始终有ωo = ωi。这时如果用示波器观察 ui与uo，两个波形都是清晰稳定的。;2.4 鉴相器（PD）;CD4046为例来说明其原理;CD4046内部结构与外引脚排列;信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。 ;异或门鉴相器（PDⅠ）;PDⅡ为带充电泵的鉴频鉴相器，输入信号只在上升沿起作用，故该PD能处理非常窄的脉冲。;充电泵PLL;PDⅡ称为鉴频鉴相器，因为：;2.5 压控振荡器（VCO）;TK2107;KENWOOD TK2107 VCO电路;KENWOOD TK7108 VCO电路;由MC1648构成的VCO：;设计VCO时应考虑的参数;过滤误差信号中的高频分量 抑制噪声的干扰 影响环路的稳定性以及锁定频率的快慢与范围 ?LF越大切换速度越快，在环路频带内，相位噪声变小； ?LF太低，则不能跟踪VCO的漂移，环路就不稳定；若减小?LF，则基准信号泄漏就少 环路衰减系数?太小，环路有可能会振荡;(a) RC积分滤波器;当鉴相器为双端输出?R、?v时，采用差动输入的有源比例积分滤波器;为了抑制更多的高频分量，可采用较高阶次的滤波网络 采用高质量的电容，减小基准信号的泄漏 为了减小噪声，应采用低噪声运放 低通截止频率决定于参考频率的高低，通常取在1~20kHz，不能太低，否则锁定时间会变长！ 加强电源滤波 适当采用0欧姆电阻，抑制噪声 可采取辅助捕获措施，如变带宽，扩大捕获带;Fujitsu PLL Loop Filter Calculations; 为了加速锁定，采用非线性滤波，实现变带宽。失锁时，D1和D2分别导通，R1被短路，带宽加大，捕获带等于同步带。锁定时D1、D2截止，环路带宽恢复到原来的值。;KENWOOD TK7108 充电泵及环路滤波器电路;KENWOOD TK2107 环路滤波器电路;环路滤波器也可以用厂家免费提供的软件工具进行简单设计，如： EASY PLL： /appinfo/wireless; 环路锁定时，VCO输出频率能在一定范围内跟踪输入信号频率的变化;三、PLL频率合成器;3.1 简单锁相频率合成器;CD4046组成的频率合成器实例;CD4046组成的频率合成器实例;单环锁相频率合成器存在的问题;2. 减小频率间隔而不降低 fr ;规定主计数器的模N辅助计数器的模A;工作过程：;分频器比：;f0 = (PN+A) fr ;最高工作频率520MHz 片内集成预置分频器 输入信号的幅度不低于200mVP-P，典型值为400mVP-P 工作电压为2.7~5.5V 串行输入的18位可编程分频器 一个7位吞脉冲计数器（A） 一个11位可编程计数器（N） 串行输入的15位可编程参考分频器 一个14位可编程参考计数器（R） 一位预置分频比选择器（P） 两种相位检测输出 片上双极性充电泵 外加充电泵输出 ;15位可编程参考分频器;18位吞脉冲可编程分频器;充电泵电源输入;串行数据输入;PROGRAMMABLE REFERENCE DIVIDER The programmable reference divider consists of a 16-bit shift register, 15-bit latch and 14-bit reference counter. Serial 16-bit data format is shown below.;PROGRAMMABLE DIVIDER a 19-bit shift register, 18-bit latch, 7-bit swallow counter and 11-bit programmable counter.;鉴相特性;MB1504应用电路1（C150对讲机采用）;MB1504应用电路2（HX260V对讲机采用）;MB1504应用电路3 ;频率的计算 ;Programming Example:;3.4 如何调试PLL频率合成器 ;3.5 RF Layout for Good Results;3.6 Measurement Hints;请多提意见！