第4章主存储器学案.ppt

*;;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;内存速度指标：存取时间（CL+内存读写时间，见P78的例子） 存储周期（tRP）;*;*;*; 首先是地址信号（Add）和时钟(CLK)同步，地址信号经过译码选取内存阵列中相应的单元，该单元中选中的数据通过内部数据总线输出到信号放大电路。全部操作都和时钟同步，好象一条连续的管线。 ;2）DDR(Double Data Rate SDRAM) 时钟的上升/下降延同时进行数据传输（2倍于SDR的系统工作频率） 2bit数据读预取 2.5V电源电压;3）DDR2 4bit数据读预取（DDR2内存每个时钟能够以4倍系统工作频率的速度读/写数据） 1.8V电源电压 4）DDR3 8bit预取设计（内部8个Bank），内核频率为系统频率的1/8，工作电压从1.8V降至1.5V;主要技术： 同步（Synchronous）：内存控制器能够准确掌握所要求的数据所需的时钟周期，因此中央处理器不需要握手信号延后下一次的数据存取，直接与中央处理器的计时同步。 突发模式（Burst）：如选定行，成组读写若干相邻列，地址建立时间和行充电时间只需一次。成组数据传送方式，往往通过主存的多体结构（存储器有多个存储体）、存储器的页面工作方式等措施来实现。 数据预读取（Prefetch）：预先同时存取几个bank的数据，使内部数据总线的带宽提高数倍。 1bit → 2bit→ 4bit → 8bit 核心电压：3.3v →2.5v→1.8v→1.5v;*;5）RDRAM Rambus DRAM。美国的RAMBUS公司开发的一种内存，专用总线数据传输，较高频带宽度 6）IRAM 整个DRAM系统集成在一个芯片内，包括存储阵列、 刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等，片内还附加有测试电路 ;*;（1）掩膜只读存储器MROM（Mask read-only memory）：出厂写入，不能修改。 （2）可编程序只读存储器PROM（Programmable ROM）:一次写入，不能修改。 （3）可擦除可编程序只读存储器EPROM（Erasable PROM）：可用紫外线擦除，擦除后可再次写入。 （4）可用电擦除的可编程序只读存储器E2PROM（Electrically EPROM）：可用电改写。一次只擦除一个字节 （5）闪存（Flash memory）：必须按块(Block)擦除，速度优于E2PROM。 ;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;*;传统微机架构;当前主流微机架构（INTEL）;;1、单体多字结构：即增加存储体每个存储单元所包括的数据位，多个存储字共用一个地址，合成一个存储单元（字线相联）；;*;*;*;*;*;物理Bank：内存颗粒阵列，各个芯片位宽之和为64bit； 逻辑Bank：存储单元（cell）构成的数据存储阵列。 如DDR3内存条有8个颗粒，每颗粒读写8位数据信息，合并成64位数据（单物理Bank =64），Rank=1（内存颗粒分组）。 每个内存颗粒内有8个逻辑Bank，Bank中每个存储单元存储位宽bit的信息（逻辑Bank 的位宽选择有4、8、16bit等）。 如Bank中每个存储单元存储8 bit信息，数据总线64bit， CPU按8字节存取数据： 8个记忆单元合成存储单元， 8个颗粒（Bank0~7）中存储单元合成64位（多体交叉存取）；;本章作业： P86 4.5 4.6 4.12