原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
.数字逻辑总复习
总复习 ;1 数制及其转换;例：数制转换;原码、反码和补码;例：机器码;2 逻辑代数基础;卡诺图;例：卡诺图化简;3 组合逻辑;组合逻辑;例：组合逻辑分析;例：组合逻辑分析（续）;例：组合逻辑设计;例：组合逻辑设计（续）;例：组合逻辑设计（续）;组合逻辑构件;构件级联;4 同步时序逻辑;RS触发器;D触发器;JK触发器;例：触发器;例：触发器（续）;同步时序逻辑逻辑描述方法;状态表和状态图 ;时序逻辑分析;例：时序逻辑分析;例：时序逻辑分析（续）;例：时序逻辑分析（续）;时序逻辑设计;例：蕴涵表法 ;例：蕴涵表法（续）;例：蕴涵表法（续）;例：时序逻辑设计;例：时序逻辑设计（续）;例：时序逻辑设计（续）;同步计数器74LS163;74LS163波形图;0-10计数（清零）;5-15计数（置数）;8 编程逻辑;ROM阵列结构示意图;例：ROM实现;例：ROM实现（续）;例：ROM实现（续）;例：PLA实现;例：PLA实现（续）;PLD结构;VHDL基本结构;VHDL语法;例1：VHDL;例2：VHDL;例3：状态机设计;例3：状态机设计（续）;逻辑设计流程（ Quartus II ）
文档评论（0）